[发明专利]时钟同步电路及其工作方法

说明书

对相关申请的交叉引用

本发明要求分别于2008年1月8日和2008年4月1日提交的韩国专 利申请号10-2008-0002042和10-2008-0030293的优先权，这两个申请的 全文以引用的方式合并入本文中。

技术领域

本发明涉及半导体设计技术，更具体而言，涉及时钟同步电路及其工 作方法。

背景技术

通常，在包括DDR SDRAM(双数据速率同步DRAM)的半导体存 储器件中，使用外部时钟信号产生内部时钟信号，并且将这些内部时钟信 号用作与各种工作时序同步的参考时钟信号。因此，在半导体存储器件中 提供用于使外部时钟信号与内部时钟信号同步的时钟同步电路。典型的时 钟同步电路是锁相环(PLL)。

当内部时钟信号由锁相环产生时，需要压控振荡器(VCO)，且可将 此压控振荡器分类为模拟工作振荡器和数字工作振荡器。

图1是图示了常规模拟PLL的框图。如图1中所示，模拟PLL包括 相位/频率检测器110、电荷泵浦器件130、控制电压信号发生器150和压 控振荡器(VCO)170。

相位/频率检测器110产生与参考时钟信号CLK_REF与反馈时钟信 号CLK_FED之间的相位/频率差对应的上检测信号DET_UP和下检测信 号DET_DN。参考时钟信号CLK_REF对应于外部时钟信号，且上检测 信号DET_UP和下检测信号DET_DN是根据参考时钟信号CLK_REF与 反馈时钟信号CLK_FED之间的相位/频率关系来激活的脉冲信号。将关 于相应操作来描述这些脉冲信号。

电荷泵浦器件130响应于上检测信号DET_UP而执行正电荷泵浦， 且响应于下检测信号DET_DN而执行负电荷泵浦。亦即，电荷泵浦器件 130响应于上检测信号DET_UP而向控制电压信号发生器150供给电荷， 且响应于下检测信号DET_DN而使控制电压信号发生器150放电。

控制电压信号发生器150通过基于电荷泵浦器件130的正电荷泵浦操 作的充电操作来产生振荡控制电压信号V_CTR，且通过基于电荷泵浦器 件130的负电荷泵浦操作的放电操作来产生振荡控制电压信号V_CTR。 换言之，振荡控制电压信号V_CTR的电压电平取决于电荷泵浦器件130 的充电和放电操作。表示了具有与电源电压VSS串联的电阻R和电容C 的控制电压信号发生器150。

压控振荡器170产生具有与振荡控制电压信号V_CTR对应的频率的 PLL时钟信号CLK_PLL。压控振荡器170可被设计为包括多个延迟单元 (未示出)作为振荡器，其反馈被延迟了与振荡控制电压信号V_CTR对 应的延迟时间的差动输入信号。所生成的PLL时钟信号CLK_PLL变成 输入至相位/频率检测器110的反馈时钟信号CLK_FED，且相位/频率检 测器110重复产生与参考时钟信号CLK_REF与反馈时钟信号CLK_FED 之间的相位/频率差对应的上检测信号DET_UP和下检测信号DET_DN。

相位/频率检测器110、电荷泵浦器件130、控制电压信号发生器150 和压控振荡器170构成锁相环电路为本领域的技术人员所熟知，所以将省 略其详细描述。

下面将简要描述该锁相环的工作。

相位/频率检测器110通过检测参考时钟信号CLK_REF与反馈时钟 信号CLK_FED之间的相位/频率差来产生上检测信号DET_UP和下检测 信号DET_DN。上检测信号DET_UP是具有与反馈时钟信号CLK_FED 的相位滞后于参考时钟信号CLK_REF的相位时的相位差对应的脉冲宽 度的脉冲信号。下检测信号DET_DN是具有与反馈时钟信号CLK_FED 的相位超前于参考时钟信号CLK_REF的相位时的相位差对应的脉冲宽 度的脉冲信号。

电荷泵浦器件130通过按照上检测信号DET_UP和下检测信号 DET_DNP进行的电荷泵浦操作来使控制电压信号发生器150充电或放 电。通过充电或放电操作，由控制电压信号发生器150生成的振荡控制电 压信号V_CTR的电压电平变化。换言之，振荡控制电压信号V_CTR的 电压电平响应于上检测信号DET_UP而升高，且响应于下检测信号 DET_DN而降低。