[发明专利]具有晶体管及电容的单栅极非易失存储单元及其制造方法

说明书

技术领域

本发明是有关于非易失存储器集成电路，特别是具有包含一晶体管及 一电容器两者的单栅极存储单元的非易失存储器集成电路及其制造方法。

背景技术

非易失存储单元的实例，像是单次编程(OTP)存储单元是该单栅极 存储单元，而其包含一晶体管及一电容器。这种非易失存储单元的实例揭 露于美国专利第6,054,732号专利、第6,875,648号专利、第6,025,625号 专利、第5,896,315号专利，以及美国专利申请案第2006/0022255号的专 利公开说明书中。

发明内容

本发明的一目的是揭露一种非易失存储器集成电路，包含一半导体衬 底，以及一非易失存储装置在该半导体衬底上。该非易失存储器装置包含 一晶体管在该半导体衬底上，以及一电容器在该半导体衬底上，该晶体管 被一栅极区域、一源极区域及一漏极区域所控制。该晶体管被一栅极区域 所控制。该晶体管具有多重掺杂区域。一掺杂区域是在该栅极区域的两侧 以及定义该源极及该漏极区域，并具有一掺杂类型像是n-型。至少具有三 种以上的掺杂区域，并位于该栅极区域的两侧，及覆盖该源极及该漏极区 域，此两者具有与该源极及漏极区域相同的掺杂类型(像是n-型)，而第 三者具有与该源极及漏极区域相反的掺杂类型(像是p-型)。一共享浮动 栅极连接该晶体管的该栅极区域以及该电容器的该栅极区域。

在一些实施例中，该衬底具有与该栅极及漏极区域相反的一掺杂类型 (像是p-型)。

在一些实施例中，更包含具有与该栅极及漏极区域相反的一掺杂类型 (像是p-型)的一外延层。在各种实施例中，该外延层作为像是该晶体管 及该电容器结构的基底。

在各种实施例中，具有与该栅极及漏极区域相反的一掺杂类型(像是 p-型)以及与该栅极及漏极区域相同的一掺杂类型(像是n-型)的一阱区， 或是两者都有。一些实施例中，具有一晶体管在一此种阱区之上、一电容 器在一此种阱区之上、晶体管及电容器两者在一此种阱区之上以及晶体管 及电容器两者在不同的此种阱区之上。

在一些实施例中包含邻近于该晶体管的该栅极区域的间隔物，并在该 源极及漏极区域旁部分地覆盖该掺杂区域。

在一些实施例中包含施加存储器操作的安置偏压至该非易失存储装 置的电路。

本发明的另一目的是揭露具有多重包含本发明所述的一晶体管及一 电容器的非易失存储装置的一非易失存储器集成电路。

本发明的另一目的是揭露一种制造本发明所述非易失存储装置的方 法。

附图说明

图1绘示在图1至图13中制造具有一晶体管及一电容器在不同的阱 区并具有不同掺杂类型的一单栅极存储单元的工艺的一???剖面图式，特别是 注入一n-型阱区。

图2绘示在图1至图13中制造具有一晶体管及一电容器在不同的阱 区并具有不同掺杂类型的一单栅极存储单元的工艺的一???剖面图式，特别是 注入一p-型阱区。

图3绘示在图1至图13中制造具有一晶体管及一电容器在不同的阱 区并具有不同掺杂类型的一单栅极存储单元的工艺的一剖面图式，特别是 在结构之间长出隔离氧化物。

图4绘示在图1至图13中制造具有一晶体管及一电容器在不同的阱 区并具有不同掺杂类型的一单栅极存储单元的工艺的一剖面图式，特别是 对该晶体管及该电容成长栅极氧化物。

图5绘示在图1至图13中制造具有一晶体管及一电容器在不同的阱 区并具有不同掺杂类型的一单栅极存储单元的工艺的一剖面图式，特别是 沉积多晶硅及硅化钨。

图6绘示在图1至图13中制造具有一晶体管及一电容器在不同的阱 区并具有不同掺杂类型的一单栅极存储单元的工艺的一剖面图式，特别是 刻蚀多晶硅及硅化钨以定义该晶体管的该栅极区域以及该电容器的该栅 极区域。

图7绘示在图1至图13中制造具有一晶体管及一电容器在不同的阱 区并具有不同掺杂类型的一单栅极存储单元的工艺的一剖面图式，特别是 注入N-掺杂区域(具有与即将形成的N+源极及漏极区域的相同掺杂类型) 于该晶体管的该栅极区域的两侧，以及形成覆盖于即将形成的源极及漏极 区域之上。