[发明专利]快闪存储器件及其制造方法无效
申请号: | 200810173075.4 | 申请日: | 2008-11-26 |
公开(公告)号: | CN101447511A | 公开(公告)日: | 2009-06-03 |
发明(设计)人: | 朴真河 | 申请(专利权)人: | 东部高科股份有限公司 |
主分类号: | H01L29/78 | 分类号: | H01L29/78;H01L29/792;H01L29/788;H01L29/423;H01L21/336;H01L21/28 |
代理公司: | 北京集佳知识产权代理有限公司 | 代理人: | 蔡胜有;王春伟 |
地址: | 韩国*** | 国省代码: | 韩国;KR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 闪存 器件 及其 制造 方法 | ||
1.一种快闪存储器件,包括:
在半导体衬底之上的具有第一宽度的隧道氧化物层,所述半导体衬底 包括源极区和漏极区;
在所述隧道氧化物层之上的第一多晶硅图案和第二多晶硅图案;
在所述隧道氧化物层以及所述第一多晶硅图案和第二多晶硅图案之上 的介电图案;和
在所述介电图案之上的第三多晶硅图案,所述第三多晶硅图案具有第 二宽度,
其中所述第二宽度大于所述第一宽度,并且对于每一个所述第一多晶 硅图案、第二多晶硅图案和第三多晶硅图案只存在一个隧道氧化物层。
2.根据权利要求1所述的器件,还包括在所述第一多晶硅图案、所述第 二多晶硅图案和所述第三多晶硅图案、所述介电图案以及所述隧道氧化物 层的侧壁之上形成的间隔物。
3.根据权利要求1所述的器件,其中所述介电图案的宽度与所述第三多 晶硅图案的所述第二宽度基本上相同。
4.根据权利要求1所述的器件,其中所述第二宽度大于所述第一宽度约 10-20nm。
5.根据权利要求1所述的器件,其中所述介电图案接触在所述第一多晶 硅图案和所述第二多晶硅图案之间的所述隧道氧化物层。
6.根据权利要求1所述的器件,其中对所述第一多晶硅图案和第二多晶 硅图案施加的偏压基本上等于对所述第三多晶硅图案施加的偏压。
7.一种制造快闪存储器件的方法,包括:
在半导体衬底之上形成第一氧化物图案;然后
在所述第一氧化物图案之间的所述半导体衬底之上形成隧道氧化物 层;然后
在所述隧道氧化物层之上在所述第一氧化物图案的侧壁之上形成第一 多晶硅图案和第二多晶硅图案;然后
在所述第一多晶硅图案、所述第二多晶硅图案和所述第一氧化物图案 之上形成介电层和多晶硅层;然后
实施蚀刻工艺,以在所述第一多晶硅图案和第二多晶硅图案的侧壁之 上形成第二氧化物图案,和在所述第一多晶硅图案和第二多晶硅图案以及 所述第二氧化物图案之上形成介电图案和第三多晶硅图案,
其中之上形成有所述第一多晶硅图案和第二多晶硅图案的所述隧道氧 化物层具有第一宽度,所述第三多晶硅图案具有大于所述第一宽度的第二 宽度,和
其中对所述第一多晶硅图案和第二多晶硅图案施加的偏压与对所述第 三多晶硅图案施加的偏压基本上相同。
8.根据权利要求7所述的方法,还包括在所述介电图案和所述第三多晶 硅图案的侧壁之上形成间隔物,和在所述半导体衬底中形成源极区和漏极 区。
9.根据权利要求7所述的方法,其中所述介电图案的宽度和所述第三多 晶硅图案的所述第二宽度基本上相同。
10.根据权利要求7所述的方法,其中形成所述介电层包括形成第一氧化 物层、形成氮化物层和形成第二氧化物层。
11.根据权利要求7所述的方法,其中所述第二宽度大于所述第一宽度约 10-20nm。
12.根据权利要求7所述的方法,其中同时形成所述第一多晶硅图案和所 述第二多晶硅图案。
13.根据权利要求7所述的方法,其中在所述隧道氧化物层之上在所述第 一氧化物图案的所述侧壁之上形成所述第一多晶硅图案和第二多晶硅图 案包括:暴露在所述第一多晶硅图案和所述第二多晶硅图案之间的所述隧 道氧化物层。
14.根据权利要求13所述的方法,其中在所述第一多晶硅图案和所述第二 多晶硅图案之间的所述介电图案形成为接触所述隧道氧化物层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东部高科股份有限公司,未经东部高科股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810173075.4/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类