[发明专利]用于对全芯片图案实施图案分解的方法

说明书

技术领域

本发明的技术领域总体涉及一种方法、程序产品和设备，所述方法、程序产品和设备用于把目标图案分解成多个图案以允许例如利用多个掩模在多照射工艺中将所述目标图案成像，更具体地，是涉及一种方法，其用于对于全芯片(full chip design)图案实施图案分解。

背景技术

光刻设备可以用于例如制造集成电路(ICs)。在这种情况下，掩模包括与所述IC的单层相对应的电路图案，并且所述图案能够成像到衬底(硅晶片)上的目标部分(例如，包括一个或多个管芯)上，所述衬底覆盖有辐射敏感材料(抗蚀剂)层。通常，单个衬底将包含通过投影系统一次一个地被连续曝光的相邻目标部分的整个网络。在一种类型的光刻投影设备中，通过将全部掩模图案一次曝光到所述目标部分上来辐射每一个目标部分；这样的设备通常称为晶片步进机。在可选择的设备中，通常称为步进-扫描设备，是通过投影辐射束沿给定参考方向(“扫描”方向)渐进地扫描所述掩模图案、同时沿与该方向平行或反向平行的方向扫描所述衬底台来辐射每一个目标部分。由于通常所述投影系统将具有放大率M(通常小于1)，所以衬底台的扫描速度V将是放大率M乘以掩模台的扫描速度。关于在此所描述的光刻装置的更多信息可以例如从US6,046,792中收集，该专利的内容以引用的方式并入本文中。

在采用光刻投影设备的制造过程中，掩模图案被成像到至少部分被辐射敏感材料(抗蚀剂)层所覆盖的衬底。在该成像步骤之前，所述衬底可能经历了多个工序，例如涂底漆、涂覆抗蚀剂和软烘烤。在曝光后，所述衬底可能经历其它工序，例如曝光后烘烤(PEB)、显影、硬烘烤和被成像的特征的测量/检验。该组工序被用作对器件(例如IC)的单层进行图案化的基础。这种图案化的层之后可能经历多种工艺，例如蚀刻、离子注入(掺杂)、金属化、氧化、化学机械抛光等，所有这些工艺都试图制成单层。如果需要多个层，则这个工艺或其变体将不得不针对每个新层进行重复。最后，器件阵列将存在于衬底(晶片)上。然后，这些器件通过例如划片或锯割等技术被相互分离，从此，可以把独立的器件安装到载体上，所述载体连接到管脚上等。

为了简化起见，投影系统此后可以被称为“透镜”；然而，该术语应当被广义地解释为包括各种类型的投影系统，例如，包括折射式光学系统、反射式光学系统和反射折射式光学系统。辐射系统还可能包括根据这些设计类型中的任何一种而操作的部件，以引导、成形或控制投影辐射束，且在下文中这些部件也被统称或单独称为“透镜”。进而，光刻设备可能是具有两个或更多个衬底台(和/或两个或更多个掩模台)的类型。在这种“多台”器件中，附加的台可以被并行地使用，或者可以在一个或更多个台用于曝光的同时，在一个或更多个其它台上执行预备步骤。双台光刻设备例如在US5,969,441中被描述，该专利的内容在此以引用的方式合并入本文中。

如上所述的光刻掩模包括与将被集成到硅晶片上的电路部件相对应的几何图案。用于形成这种掩模的图案采用CAD(计算机辅助设计)程序生成，该过程经常被称为EDA(电子设计自动化)。大多数CAD程序遵循一组预定的设计规则，以便形成功能化掩模。这些规则通过处理和设计的限制条件而被设定。例如，设计规则限定了在电路器件(例如栅极、电容等)或互连线之间的间隔的公差，以便确保所述电路器件或线不会以不希望的方式相互作用。设计规则的限制通常被称为“临界尺寸”(CD)。电路的临界尺寸可以被定义为线或孔的最小宽度或者在两条线或两个孔之间的最小间隔。于是，CD确定所设计的电路的总体尺寸和密度。

当然，在集成电路制造中的目标之一是忠实地将原始电路图案复制到晶片上(通过掩模)。随着目标图案的临界尺寸日益变小，将目标图案复制到晶片变得越来越难。不过，现在已经有技术能将成像或复制到晶片上的最小临界尺寸CD减小。一种这样的技术是双重曝光技术，其以两次分立曝光的方式将目标图案的特征成像。

例如，一种熟知的双重曝光技术被称为双重图案化或DPT。这种技术允许将给定的目标图案的特征分离到两个不同掩模中，然后分别地成像形成所需的图案。当目标特征互相间隔太接近以致于不可能对单个特征成像时，这种技术被典型地应用。在这种情况下，将目标特征分离到两个掩模，使得在一个给定掩模上的所有特征互相之间充分间隔开，从而可以对每个特征单独地成像。然后，通过将两个掩模以连续的方式成像(以适当的屏蔽)，可以获得用单一掩模不能够正确成像的具有密集间隔的特征的目标图案。