[发明专利]用以消除共模突波干扰的主动负载主宰电路

权利要求书

1.一种用以消除共模突波干扰的主动负载主宰电路，偏压于一第一电 压和一第二电压之间，其具有：

一对提升电路，用以反应于一脉冲信号或一互补脉冲信号而提供与该 第一电压连接的路径；及

一对主动负载电路，置于该对提升电路与该第二电压之间，用以产生 至少一SET信号及至少一RESET信号以驱动一闩锁器，其中该对主动负载 电路内部结构的左侧、右侧各具有至少一主动元件，以反应于该脉冲信号 或该互补脉冲信号而提供与该第二电压连接的路径；其中该对提升电路内 部结构的左侧具有一第一电阻及一第一PMOS晶体管，该第一电阻是串联 于该第一PMOS晶体管；该对提升电路内部结构的右侧具有一第二电阻及 一第二PMOS晶体管，该第二电阻是串联于该第二PMOS晶体管。

2.如权利要求1所述的用以消除共模突波干扰的主动负载主宰电路， 其中该对主动负载电路内部结构的左侧具有一第三电阻及一第一NMOS晶 体管，该第三电阻是串联于该第一NMOS晶体管且该第三电阻的一端是用 以提供所述SET信号；该对主动负载电路内部结构的右侧具有一第四电阻 及一第二NMOS晶体管，该第四电阻是串联于该第二NMOS晶体管且该第四 电阻的一端是用以提供所述RESET信号。

3.如权利要求1所述的用以消除共模突波干扰的主动负载主宰电路， 其中该对主动负载电路内部结构的左侧具有一第三电阻及一第一NMOS晶 体管，该第三电阻是串联于该第一NMOS晶体管；该对主动负载电路内部 结构的右侧具有一第四电阻及一第二NMOS晶体管，该第四电阻是串联于 该第二NMOS晶体管。

4.如权利要求2所述的用以消除共模突波干扰的主动负载主宰电路， 其进一步由该第三电阻的另一端提供另一SET信号，及由该第四电阻的另 一端提供另一RESET信号。

5.如权利要求3所述的用以消除共模突波干扰的主动负载主宰电路， 其中该第一NMOS晶体管的漏极是用以提供所述SET信号，该第二NMOS晶 体管的漏极是用以提供所述RESET信号。

6.如权利要求1所述的用以消除共模突波干扰的主动负载主宰电路， 其中该对主动负载电路内部结构的左侧具有一第三电阻及一第一NMOS晶 体管，该第三电阻是串联于该第一NMOS晶体管且该第三电阻的一端是用 以提供所述SET信号；该对主动负载电路内部结构的右侧具有一第四电阻 及一第二NMOS晶体管，该第四电阻是串联于该第二NMOS晶体管且该第四 电阻的一端是用以提供所述RESET信号；及其中该互补脉冲信号是耦接至 该第一PMOS晶体管的栅极、该第二PMOS晶体管的源极和该第一NMOS晶 体管的栅极，而该脉冲信号是耦接至该第二PMOS晶体管的栅极、该第二 NMOS晶体管的栅极和该第一PMOS晶体管的源极。

7.如权利要求1所述的用以消除共模突波干扰的主动负载主宰电路， 其中该对主动负载电路内部结构的左侧具有一第三电阻及一第一NMOS晶 体管，该第三电阻是串联于该第一NMOS晶体管；该对主动负载电路内部 结构的右侧具有一第四电阻及一第二NMOS晶体管，该第四电阻是串联于 该第二NMOS晶体管；及其中该互补脉冲信号是耦接至该第一PMOS晶体管 的栅极、该第二PMOS晶体管的源极和该第一NMOS晶体管的栅极，而该脉 冲信号是耦接至该第二PMOS晶体管的栅极、该第二NMOS晶体管的栅极和 该第一PMOS晶体管的源极。

8.一种用以消除共模突波干扰的主动负载主宰电路，偏压于一第一电 压和一第二电压之间，其具有：

一对提升电路，用以反应于一脉冲信号或一互补脉冲信号而提供与该 第一电压连接的路径；及

一对主动负载电路，置于该对提升电路与该第二电压之间，用以产生 至少一SET信号及至少一RESET信号以驱动一闩锁器，其中该对主动负载 电路内部结构的左侧、右侧各具有至少一主动元件，以反应于该脉冲信号 或该互补脉冲信号而提供与该第二电压连接的路径；其中该对提升电路内 部结构的左侧具有一第一电阻、一第一PMOS晶体管及一第二PMOS晶体管， 该第一电阻是并联于该第一PMOS晶体管而与该第二PMOS晶体管串联；该 对提升电路内部结构的右侧具有一第二电阻、一第三PMOS晶体管及一第 四PMOS晶体管，该第二电阻是并联于该第三PMOS晶体管而与该第四PMOS 晶体管串联。