[发明专利]驱动一输出级的驱动电路

说明书

技术领域

本发明涉及一种驱动电路，且特别是涉及一种驱动一输出级的驱动电路。

背景技术

在功率放大器电路中，拥有一个高效能且又具有小面积的输出级，是最理想的情况。传统的输出级设计方式，是以一P型金属氧化物半导体(PMOS)晶体管及一N型金属氧化物半导体(NMOS)晶体管分别做为低侧及高侧的晶体管。然而在新一代的技术中，输出级包含如图1所示的两个N型金属氧化物半导体晶体管。这样的双N型金属氧化物半导体晶体管输出级1包含一高侧N型金属氧化物半导体晶体管10及一低侧N型金属氧化物半导体晶体管12。高侧N型金属氧化物半导体晶体管10包含一漏极、一栅极及一源极，其中漏极连接至一电压PVDD，栅极连接至一高侧驱动级11，源极连接至一输出端OUT。低侧N型金属氧化物半导体晶体管12包含一漏极、一栅极及一源极，其中源极连接至一第二电压PVSS，栅极连接至一低侧驱动级13，漏极连接至输出端OUT。虽然这样的设计可以改进原先的P型-N型输出级，而使面积变小，效率更佳，但是也带来了新的问题。其中一项问题即是，N型金属氧化物半导体晶体管的Vgs及Vds的最大值并不对称，其中Vgs无法承受至较高的电压值。因此，如高侧N型金属氧化物半导体晶体管10的高侧驱动级11没有适当的设计，高侧N型金属氧化物半导体晶体管10将因为放大的功效而使源极的输出电压远高于栅极的输入电压，进一步使高侧N型金属氧化物半导体晶体管10遭到损坏。

因此，如何设计一个新的驱动电路，能够在驱动输出级外，提供一个保护的机制，使输出级不致损坏，乃为此一业界亟待解决的问题。

发明内容

因此本发明的目的就是在提供一种驱动电路，用以驱动一输出级，输出级包含一高侧N型金属氧化物半导体晶体管及一低侧N型金属氧化物半导体晶体管，驱动电路包含：一二极管，包含一阳极端及一阴极端，其中阳极端耦接于一第一电压；阴极端耦接于一第一P型金属氧化物半导体晶体管及一第二P型金属氧化物半导体晶体管的一源极；一第三P型金属氧化物半导体晶体管包含一漏极、一源极及一栅极，其中该源极电连接于该第一P型金属氧化物半导体晶体管的一栅极，该漏极电连接于该第二P型金属氧化物半导体晶体管的一漏极及该高侧N型金属氧化物半导体晶体管的一栅极；一第四P型金属氧化物半导体晶体管包含一漏极、一源极及一栅极，其中该源极电连接于该第二P型金属氧化物半导体晶体管的一栅极，该漏极电连接于该第一P型金属氧化物半导体晶体管的一漏极；一第一N型金属氧化物半导体晶体管及一第二N型金属氧化物半导体晶体管分别包含一漏极、一源极及一栅极，其中漏极分别电连接于第四P型金属氧化物半导体晶体管的漏极及第三P型金属氧化物半导体晶体管的漏极，源极均耦接于一第二电压，栅极分别电连接于一第一输入及一第二输入。

在参考附图及随后描述的实施方式后，本领域技术人员便可了解本发明的目的，以及本发明的技术手段及实施态样。

附图说明

为使本发明的上述和其它目的、特征、优点与实施例能更明显易懂，附图的详细说明如下：

图1为现有技术中，一包含双N型金属氧化物半导体晶体管的输出级的示意图；

图2为本发明的第一实施例的一驱动电路及一输出级的示意图；以及

图3为本发明的驱动电路中，不同点电压的时序图。

附图符号说明

1：双N型金属氧化物半导体晶体管输出级

12：低侧N型金属氧化物半导体晶体管

20：驱动电路

201：第一P型金属氧化物半导体晶体管

203：第三P型金属氧化物半导体晶体管

205：第一N型金属氧化物半导体晶体管

207：电容

209：反相器

213：负载

210：高侧N型金属氧化物半导体晶体管

10：高侧N型金属氧化物半导体晶体管

11：高侧驱动级

13：低侧驱动级

200：二极管

202：第二P型金属氧化物半导体晶体管

204：第四P型金属氧化物半导体晶体管

206：第二N型金属氧化物半导体晶体管

208：限压电路

211：电流镜

21：输出级

212：低侧N型金属氧化物半导体晶体管

具体实施方式