[发明专利]具有增强的读/写操作的SRAM器件

说明书

技术领域

本发明总体上涉及集成电路设计，更具体涉及一种具有增强的读/写操 作的静态随机存取存储器(SRAM)。

背景技术

SRAM是存储器中的一种，这种存储器只要为其供电即可保存数据， 无需不断对其进行刷新。图1示意性地示出了标准6管SRAM单元的电路 图100，该标准6管SRAM单元具有两个交叉耦合的反相器102和104。 所述反相器102包括一个上拉晶体管114和一个下拉晶体管116。所述反 相器104包括一个上拉晶体管118和一个下拉晶体管120。所述反相器102 的第一存储节点106直接与所述反相器104的两个晶体管的栅极相连。所 述反相器104的第二存储节点108直接与所述反相器102的两个晶体管的 栅极相连。所述反相器102的所述第一存储节点106通过传输门晶体管110 被写入和读取，所述传输门晶体管110被耦合至位线BL。所述反相器104 的所述第二存储节点108通过传输门晶体管112被写入和读取，所述传输 门晶体管112被耦合至互补位线BLB。由共用字线WL控制所述两个传输 门晶体管110和112。

当所述第一存储节点106处于高电位状态，且所述传输门晶体管110 和112被关断时，所述上拉晶体管118被关断，所述下拉晶体管120被开 启，因此所述第二存储节点108的点位被拉至电源地VSS。所述第二存储 节点108的这个低电压状态将所述上拉晶体管114开启，将所述下拉晶体 管116关断，因此保持所述第一存储节点106处于高电位，该高电位来自 于电源Vcc。在读操作中，选中所述字线WL以开启所述传输门晶体管110 和112，从而通过探测所述位线BL和互补位线BLB的电压就能够读取所 述存储节点106和108的逻辑状态。在写操作中，选中所述字线WL以开 启所述传输门晶体管110和112，并在所述位线BL和互补位线BLB施加 编程电压(programming voltage)，因此所述存储节点106和108的电压状 态能够被编程设定。

图2示出了图1中所示的SRAM单元100的第二金属化层(M2)的版 图视图200。电源线Vcc被设置在位线BL和互补位线BLB之间。通过各 种通孔接触202和接合焊盘(landing pad)204将所述电源线Vcc、位线 BL和互补位线BLB连接至所述SRAM单元更高层的互联层中。局部构造 所述位线BL和互补位线BLB，使其连接至一列存储单元，并且所述位线 BL和互补位线BLB还需与更高层的全局位线GBL和全局互补位线GBLB (图中未示出)相连，例如第四金属化层(M4)，这样就可以从存储芯片 的外部对所述SRAM单元进行存取。

现有SRAM器件的一个缺点是：由于第二金属化层和第四金属化层之 间的互联通路比较长，从而引起RC效应，因此通过全局位线GBL和全局 互补位线GBLB对位线BL和互补位线BLB的放电(discharge)可能会被 延迟。结果是，传统SRAM器件的性能要低于理想情况，这就为进一步改 善器件性能提供了空间。

发明内容

本发明涉及具有增强读/写操作的SRAM器件。在本发明的一个实施例 中，该SRAM器件包括：第一存储单元组，该第一存储单元组与第一局部 位线和第一局部互补位线相连以对其中的数据节点进行存取；第二存储单 元组，该第二存储单元组与第二局部位线和第二局部互补位线相连以对其 中的数据节点进行存取；以及全局位线和全局互补位线，所述全局位线和 所述全局互补位线与所述第一和第二局部位线相连以对所述第一和第二存 储单元组的数据节点进行存取，其中在所述SRAM器件的同一金属化层构 建所述第一局部位线，所述第一局部互补位线，所述第二局部位线，所述 第二局部互补位线，所述全局位线和所述全局互补位线。

当结合附图进行阅读时，从下面的具体实施方式的描述中能够更好的 理解本发明的结构和操作方法，以及其中附加的目的和优点。

附图说明

图1示例地示出了典型的6管SRAM单元。

图2示出了传统SRAM单元的第二金属化层的版图视图。

图3示出了根据本发明一个实施例SRAM器件的存储阵列的方框图。

图4示出了根据本发明一个实施例的SRAM单元的第二金属化层的版 图视图。

图5示出了根据本发明一个实施例的显示SRAM单元读操作的时序 图。