[发明专利]高电压半导体器件及其制造方法

说明书

本申请基于35U.S.C119要求第10-2007-0112588号(于2007年11月6日递交)韩国专利申请的优先权，其全部内容结合于此作为参考。

技术领域

本发明涉及一种半导体器件，更具体地，涉及一种用于制造高电压半导体器件的方法。

背景技术

通常，当需要高电压或高电流输出来驱动电机或当从外部源(external source)输入高电压时，可以利用高电压半导体器件。典型地，高电压半导体器件包括片上系统结构中的高电压驱动区和低电压驱动区。在高电压器件中，当低电压施加至栅电极而高电压仅施加至漏电极时，低电压驱动区和高电压驱动区同时形成。在高电压半导体器件的制造过程中实施经由栅氧化物注入(throughgate-oxide implantation)(TGI)工艺来在芯片上和/或上方形成低电压驱动区和高电压驱动区，同时维持现有的特性。在TGI工艺中，实施离子注入工艺以在半导体衬底上和/或上方形成阱区，其中在该半导体衬底上和/或上方沉积了高电压栅氧化膜(gate oxide film)。

如实例图1所示，高电压半导体器件包括具有高电压器件区和低电压器件区的半导体衬底1、阱区2、器件隔离膜3、栅氧化膜4、栅电极5、衬垫膜(liner film)6和层间绝缘膜7。在具有高电压器件区和低电压器件区的半导体衬底1上和/或上方形成器件隔离膜3以限定器件隔离区。在高电压器件区中的半导体衬底1上和/或上方形成栅氧化膜4。在形成高电压栅氧化膜4之后，在衬底1的整个表面的一部分形成光刻胶图样。然后，使用光刻胶图样作为掩膜在半导体衬底1上实施离子注入工艺以在其中形成阱区2。在用于形成阱区2的离子注入工艺中，离子还被注入至暴露的高电压栅氧化膜4中。因此，可以在注入了离子的栅氧化膜4中形成陷阱区(trapsite)。然后去除光刻胶图样。

在具有阱区2的半导体衬底1上和/或上方形成栅电极5。栅电极5形成在衬底1的有源区中。通过使用优先金属沉积(preferentialmetal deposition)(PMD)形成正硅酸乙酯(TEOS)膜来在包括栅电极5的半导体衬底1的整个表面上和/或上方形成衬垫膜6。在包括衬垫膜6的所产生的结构(resultant structure)的整个表面上和/或上方形成层间绝缘膜7。包括在层间绝缘膜7中诸如氢和硼的材料可能移至栅氧化膜4中的陷阱区。因此，在高电压半导体器件的阈值电压区中漏电流增加，从而引起功耗增加和器件特性降低的问题。此外，当TEOS膜被用作衬垫膜6时，半导体器件的漏电流可以根据其中沉积有衬垫膜6的腔室(chamber)的状态和气氛(atmosphere)而显著增加。特别地，C₃F₈气体被用于清洁腔室，在该腔室中沉积有衬垫膜6的TEOS膜。如果包括在C₃F₈气体中的氟具有高密度，则测出NMOS晶体管的漏电流为低级别(low level)。另一方面，如果包括在C₃F₈气体中的氟具有低密度，则测出NMOS晶体管的漏电流为高级别(high level)。意味着，存在着半导体器件的漏电流根据其中沉积有TEOS膜的腔室中的氟气气氛而大量增加的问题。

发明内容

本发明实施例涉及一种用于制造高电压半导体器件的方法，该方法防止了诸如MOS晶体管的高电压半导体器件的漏电流增加，以使器件特性最佳化。

本发明实施例涉及一种用于制造高电压半导体器件的方法，该方法可以包括下列中的至少之一：在具有高电压器件区和低电压器件区的半导体衬底上和/或上方形成高电压栅氧化膜；在具有高电压栅氧化膜的半导体衬底中形成阱区；在具有高电压栅氧化膜的半导体衬底上和/或上方形成栅电极；在包括栅电极的半导体衬底的整个表面上和/或上方顺序形成氟化硅酸盐玻璃(fluorinated silicateglass)(FSG)膜和衬垫膜；在具有衬垫膜的半导体衬底的整个表面上实施退火处理以形成退火的衬垫膜；以及然后在衬垫膜上和/或上方形成层间绝缘膜。

本发明实施例涉及一种用于制造高电压半导体器件的方法，该方法可以包括下列中的至少之一：在其高电压器件区中的半导体衬底上方形成栅氧化膜；在包括栅氧化膜的半导体衬底上方形成栅电极；在包括栅电极的半导体衬底上方顺序形成氟化硅酸盐玻璃(FSG)膜和衬垫膜；以及然后在FSG膜和衬垫膜中的一个的上方形成层间绝缘膜。