[发明专利]数据处理电路及方法

说明书

技术领域

本发明是有关于一种数据处理电路及方法，且特别是有关于一种可以 降低硬件成本的存储器模块的数据处理电路及方法。

背景技术

存储器是应用于现今的多种数据储存的用途。请参照图1，其绘示传 统存储器的一例的示意图。存储器100包括多条字线WL、多条位线BL 以及多个存储单元区块，例如为第一存储单元区块110及第二存储单元区 块120。每一个存储单元区块包括多个存储单元，该多个存储单元是以阵 列形式排列，每一个存储单元包括一晶体管。此外，单一存储单元区块包 括多个Y型多任务器，每一个Y型多任务器均耦接至感测放大器(sense amplifier)130。

若存储器是一预编程存储器(pre-programmed memory)，则在存储器 送交至客户之前，须先将所预期的数据编程于存储器中。此时，若存储器 的操作区间不足，则存储器可能于对存储单元进行编程的过程中产生错 误。因此，存储器通常于制造出后会进行一边缘阈值电压测试(margin VT test)，以找出产生编程错误的行(column)存储单元，并利用修复(repair) 单元区块140内的行修复单元进行行修复(column repair)的动作，以取 代产生编程错误的行存储单元。然而，如此一来，存储器100必须准备额 外的修复单元区块140，使得存储器100的硬件成本上升。

发明内容

有鉴于此，本发明的主要目的在于提供一种数据处理电路及方法，且 特别是存储器模块的数据处理电路及方法，利用多位错误校正码以节省行 修改单元，使得存储器可利用容量增加，并降低存储器的硬件成本。

根据本发明的第一方面，提出一种存储器模块的数据处理电路，包括 一分页缓冲器(page buffer)、一第一特征群(syndrome)计算器及一第二 特征群计算器、一键方程式(key equation)装置、一Chien搜寻装置、一 地址计数器、一闩锁器、一切换装置以及一校正单元。分页缓冲器用以储 存一目标页数据。第一特征群计算器及一第二特征群计算器用以依据目标 页数据得到一第一特征群多项式及一第二特征群多项式，并分别储存目标 页数据为一第一字码(codeword)及一第二字码。键方程式装置用以依据 第一特征群多项式及第二特征群多项式得到一错误位置(errata locator)多 项式，并依据错误位置多项式、第一字码及第二字码得到一第一错误计数 (error count)及一第二错误计数。Chien搜寻装置用以依据错误位置多项 式得到一组参考码。地址计数器用以储存多个编程错误位的地址。闩锁器 耦接至地址计数器，并用以暂存该多个编程错误位的地址。切换装置耦接 至键方程式装置、闩锁器及分页缓冲器，用以依据该多个编程错误位的地 址、第一错误计数及第二错误计数，输出一读取页数据。校正单元用以依 据此组参考码校正读取页数据以得到一校正后的读取页数据。

根据本发明的第二方面，提出一种数据处理方法。从一存储单元阵列 读取并储存多个编程错误位的地址。依据目标页数据得到一第一特征群多 项式及一第二特征群多项式，并分别储存目标页数据为一第一字码及一第 二字码。依据第一特征群多项式及第二特征群多项式得到一错误位置多项 式，并依据错误位置多项式、第一字码及第二字码得到一第一错误计数及 一第二错误计数。依据错误位置多项式得到一组参考码。依据该多个编程 错误位的地址、第一错误计数及第二错误计数，输出一读取页数据。依据 此组参考码校正读取页数据以得到一校正后的读取页数据。

为让本发明的上述内容能更明显易懂，下文特举一较佳实施例，并配 合所附图式，作详细说明如下：

附图说明

图1绘示传统存储器的一例的示意图。

图2绘示依照本发明较佳实施例的存储器模块的数据处理电路的方块 图。

图3绘示依照本发明较佳实施例的第一错误计数及第二错误计数的部 份示意图。

图4绘示依照本发明较佳实施例的存储器模块的数据处理方法的流程 图。

【主要元件符号说明】

100：存储器

110：第一存储单元区块

120：第二存储单元区块

130：感测放大器

140：修复单元区块

200：数据处理电路

210：感测放大器