[发明专利]OOB(带外)检测电路及串行ATA系统

说明书

相关申请的交叉引用

于2007年12月7日提出的日本专利申请No.2007-316547所公 开的内容，包括说明书、附图和摘要，在此全部并入以作参考。

技术领域

本发明涉及主机和设备中的OOB(带外)检测电路，以及使用 串行高级技术附件(SATA)的系统。

背景技术

在作为计算机主机与设备之间的通信标准的串行高级技术附件 (下称SATA)中，当主机和设备由返回功率消耗的功率管理状态(称 为PM方式或者PM状态)恢复或进行复位时，专用模式(OOB模 式)由主机或设备传输到另一侧。接收者必须认识所传输的模式为 OOB模式。

通过检测脉冲串(burst)周期和间隔(space)周期(静噪(squelch) 周期)，来检测OOB信号。在日本未经审查的专利公开No.2007-4587 (专利文件1)的图7中披露了常规OOB检测电路的结构。

发明内容

如专利文件1中所述，OOB信号检测电路配置为模拟电路。存 在这种情况，由于晶片工艺、温度、电源电压的变化，使得特征波 动，并且模拟电路不满足由SATA预定的信号确定的标准。这造成 了产品产率的恶化。

实现本发明以解决这种问题，本发明的目的是提供一种OOB检 测电路，能够执行精确信号检测，防止产品产率的恶化。

本发明的第一实施例中，OOB检测电路中具有自调整机构，包 括用于调整幅度确定电路和时间确定电路的特征的调整机构，以及 用于检测幅度确定电路和时间确定电路的输出并控制调整机构的反 馈机构。

根据该实施例，即使在作为模拟电路的幅度确定电路和时间确定 电路中发生特征波动的情况下，也可以通过自调整机构设置其中由 反馈控制吸收波动的阈值和响应时间。这样，可以获得能够进行精 确信号确定并防止产品产率的恶化的OOB检测电路。

附图说明

图1是示出主机与设备之间连接关系的图；

图2是示出OOB模式的信号波形的图；

图3是示出OOB模式的静噪间隔的时间规范的图；

图4是示出OOB检测电路的结构的框图；

图5是示出与OOB检测电路的信号幅度有关的规范的图；

图6是示出OOB检测电路的静噪间隔的时间的规范的图；

图7是示出本发明第一实施例的具有自调整机构的幅度确定电 路的结构的框图；

图8是示出本发明第一实施例的具有自调整机构的时间确定电 路的结构的框图；

图9是示出本发明第一实施例的具有自调整机构的时间确定电 路的信号波形的图；

图10是示出作为本发明第二实施例的SATA系统的结构的框 图；

图11是时间图，用于解释作为本发明第二实施例的SATA系统 的操作；

图12是示出作为本发明第三实施例的SATA系统的结构的框 图；

图13是时间图，用于解释作为本发明第三实施例的SATA系统 的操作。

具体实施方式

背景技术的描述

在解释本发明之前，将参考图1至图6，描述SATA中OOB信 号检测的背景技术。

图1是示出主机HS与设备DV之间连接关系的图，概要地示出 OOB模式由主机HS输出到设备DV的状态。主机HS相当于计算机 的主板或类似物，设备DV相当于硬盘驱动器(HDD)或DVD(数 字万用盘)驱动器。

SATA进行+/-微分信号的通信。主机HS和设备DV中的每个具 有四个端口，Tx+端口、Tx-端口、Rx+端口和Rx-端口。Tx+端口和 Tx-端口是发射侧端口，Rx+端口和Rx-端口是接收侧端口。

图2是示出OOB模式的图，其中微分信号幅度较小的静噪间隔 (时间T2)与幅度较大的脉冲串间隔(时间T1)交替地重复出现。

图3示出了对于各种OOB模式中的每一个，脉冲串间隔和静噪 间隔的时间T1和T2的标准。

有三种OOB模式，COMWAKE、COMINIT和COMRESET。当 需要由PM方式复位时，从主机或设备向另一侧输出COMWAKE。 在需要从设备向主机硬件复位的情况中，输出COMINIT。当主机需 要复位设备的硬件时，输出COMRESET。