[发明专利]制造半导体器件的方法

说明书

本申请基于35 U.S.C 119要求第10-2007-0117290号(于2007年11月16日递交)韩国专利申请的优先权，其全部内容结合于此作为参考。

技术领域

本发明涉及一种用于制造半导体器件的方法，更具体地，涉及一种制造半导体器件的方法，该方法包括形成精细的图样(finepattern)。

背景技术

在制造半导体器件的过程中，光刻工艺可以是很重要的工艺。在光刻工艺中，可以在晶片上和/或上方均匀地涂覆光刻胶，以及然后可以使用光掩膜在该光刻胶上和/或上方实施曝光工艺。可以在预定的版图中形成该光掩膜，以及然后可以对曝光的光刻胶进行显影来形成具有一定形状的图样。在半导体光刻技术中，掩膜可以具有精细的设计，其中该掩膜可以在制造半导体器件的光刻工艺中使用。这可以有助于控制经由掩膜透射的光的量。随着半导体已经变得更加高度集成，设计规则可以变得更加精细和复杂。光刻胶图样的线宽也可以变得更小。然而，一些技术限制，诸如光的相长干涉(constructive interference)、曝光装置等可能使形成诸如接触孔的精细图样变得困难。

发明内容

本发明实施例涉及一种用于制造半导体器件的方法。本发明实施例涉及一种用于制造半导体器件的方法，该方法可以包括形成精细的图样。本发明实施例涉及一种制造半导体器件的方法，该方法可以包括通过实施两个曝光工艺来制造精细的图样。

根据本发明实施例，一种用于制造半导体器件的方法可以包括下述中的至少之一：形成第一光刻胶图样和第二光刻胶图样，该第一光刻胶图样和第二光刻胶图样相互交叉并堆叠在刻蚀膜上和/或上方；使用第一光刻胶图样和第二光刻胶图样作为刻蚀掩膜通过刻蚀该刻蚀膜来在刻蚀膜上和/或上方形成精细的图样。

根据本发明实施例，一种用于制造半导体器件的方法可以包括下述中的至少之一：在半导体衬底上和/或上方形成介电膜；在介电膜上和/或上方形成并图样化第一光刻胶膜来在第一方向上形成第一光刻胶图样；在其上和/或上方可以形成第一光刻胶图样的介电膜上和/或上方形成并图样化第二光刻胶膜，来在与第一方向交叉的第二方向上形成第二光刻胶图样；使用第一光刻胶图样和第二光刻胶图样作为刻蚀掩膜来刻蚀该介电膜。

附图说明

实例图1到图12示出了一种根据本发明实施例的半导体器件及其制造方法。

具体实施方式

将参考附图来描述一种根据本发明实施例的用于制造半导体器件的方法。根据本发明实施例，实例图1到图2是示出了光掩膜的平面图，其中光掩膜可以用于制造半导体器件。

参照实例图1，第一掩膜110可以被用来制造根据本发明实施例的半导体器件，其中该第一掩膜110可以具有线/隔离图样(line/space pattern)。如实例图2中所示，第二掩膜120可以被用来制造根据本发明实施例的半导体器件，其中该第二掩膜120可以具有线/隔离图样。可以通过将第一掩膜110和第二掩膜120的线/隔离布置为基本上相互垂直交叉来形成半导体器件的精细图样诸如接触孔。根据本发明实施例，可以通过第一掩膜110的线宽和隔离宽度以及第二掩膜120的线宽和隔离宽度中的至少一个来控制诸如接触孔等的精细图样的水平线宽和垂直线宽中的至少一个。

根据相关技术，已经可以使用具有接触孔形状的矩形图样的光掩膜来曝光光刻胶。因此，光掩膜的矩形图样可能很精细并且可能出现穿过该矩形图样的光的相长干涉(constructive interference)。这可能限制了对曝光装置的显影，其中这种显影可以对光的相长干涉进行补偿。因此，可能不能形成上等级别的精细图样。然而，根据本发明实施例，可以使用具有线/隔离图样的第一掩膜110和第二掩膜120来实现精细图样。可以将第一掩膜110和第二掩膜120各自的线宽和隔离宽度设定为大约30nm到100nm。根据本发明实施例，接触孔的水平线宽和垂直线宽中的至少一个可以形成为大约30nm到100nm。然而，线宽和隔离宽度可以不限于这个范围。根据本发明实施例，它们也可以根据形成的接触孔的线宽和间隔来形成为不同尺寸。

可以不必要制备单独的第一掩膜110和单独的第二掩膜120。根据本发明实施例，第一掩膜110可以用作第二掩膜120。根据本发明实施例，在形成精细图样的过程中可以使用用于线/隔离的现有掩膜。这可以使在开发和引进用于形成新图样的过程中投入的开发成本和投资成本减少成为可能。根据本发明实施例，用于形成精细图样的光刻胶图样的等级可以是上等。这可以使在使用光刻胶图样实施刻蚀工艺时防止缺陷成为可能，并且还可以提高产量(yield)。