[发明专利]通过ALD或CVD工艺制备含金属薄膜

说明书

相关申请的交叉参考

本申请要求享有提交日期为2007年11月8日的美国临时申请60/986，469 的权益。该临时申请的内容在此引入作为参考。

发明背景

本发明广义地涉及形成含金属薄膜的方法。更特别的，本发明涉及运用沉 积方法，例如但不限于原子层沉积(ALD)或循环化学蒸汽沉积(CCVD)，形成 含金属薄膜，例如金属硅酸盐薄膜或金属氧氮化硅薄膜，以用于例如半导体器 件中的栅介质或电容介质膜。

随着每一代金属氧化物半导体(MOS)集成电路(IC)的产生，器件尺寸在 不断缩小以满足高密度和高性能例如高速低能耗的要求。不幸的是，场效应半 导体器件会产生与电路宽度成比例的输出信号，由此该比例减少了其输出。该 效应通常通过减少栅介质的厚度，由此使得栅极更加接近通道并提高场效应从 而增加驱动电流来补偿。因此，提供极薄可靠和低缺陷的栅介质以改善器件性 能非常重要。

数十年来，热氧化硅，SiO₂，由于其与下面的硅基底是稳定的和相对简单 的制造工艺已主要用作栅介质。然而，由于氧化硅栅介质具有3.9的低介电常数 (k)，进一步缩小氧化硅栅介质的厚度变得越来越困难，尤其是因为通过薄氧化 硅栅介质的栅极-通道的泄漏电流。

这使得人们考虑既可以形成较氧化硅厚的层还可产生相同或更好的器件性 能的替代的介质材料。该性能可表述为“等效氧化层厚度(EOT)”。尽管替代的 介质材料膜可以比相当的氧化硅膜厚，其具有与薄得多的氧化硅膜等同的效应。

最后，高k金属氧化物材料被提倡用作用于栅或电容介质的替代介质材料。 因为金属氧化物材料的介电常数可高于氧化硅，可以沉积更厚的具有相似EOT 的金属氧化物膜。

不幸的是，在使用传统基底材料例如硅时，高k金属氧化物材料的使用出 现若干问题。硅能够与高k金属氧化物反应，或在高k金属氧化物沉积或随后 的热工序期间被氧化，从而形成硅氧化物界面层。这增加了等效氧化层厚度， 从而降低了器件性能。此外，在高k金属氧化物膜和硅基底间的界面陷阱密度 增加。因此载体的通道迁移率减少。这减少了MOS晶体管的开/关电流比，从 而降低其开关特性。另外，高k金属氧化物膜例如氧化铪(HfO₂)膜或氧化锆 (ZrO₂)膜具有相对低的结晶温度且是热不稳定的。因此，金属氧化物膜在随后 的用于活化注入源/漏区的杂质的热退火过程期间容易结晶。这会在金属氧化物 膜中形成电流可以通过的晶粒边界。随着金属氧化物膜的表面粗糙度增加，泄 漏电流特性会恶化。此外，高k金属氧化物膜的结晶不良地影响了随后的对准 过程(alignment process)，这是由于光在具有粗糙表面的对准标记(alignment key) 上的不规则反射。

因此，仍需要具有更高结晶温度的改善的介质层结构及其制备方法，以通 过减少介质层的等效氧化层厚度和界面特性的改善从而改善器件性能。

发明概述