[发明专利]延迟元件、可变延迟线、电压控制振荡器，以及显示设备和包括其的系统

说明书

相关申请的交叉引用

本申请基于2007年11月29日提交的日本专利申请 No.2007-308622和2008年10月31日提交的日本专利申请 No.2008-281019的优先权，其全部内容在此引入以供参考。

技术领域

本发明涉及延迟元件、可变延迟线、电压控制振荡器等等。更具 体地说，本发明涉及能调节延迟量或频率以及能执行温度补偿的电路 元件。另外，本发明涉及诸如使用那些电路元件的显示设备的设备。

背景技术

通过所施加的电压改变振荡频率的电压控制振荡器能容易地控制 振荡频率，因为它能比电流控制类型更易于生成控制信号。因此，广 泛地使用这种电压控制振荡器。还有称为电压控制振荡器的几种技术。 其中，常使用的是通过多个单元(每一单元包括配置有晶体管的反相 器，并具有调节所述变换器的延迟的功能)形成闭合回路的电路，原 因在于它的简单的电路结构。配置有闭合回路的反相器能形成称为环 形振荡器的振荡器，其形成以便根据反馈方法振荡。在配置有反相器 的电压控制振荡器中，存在下面所述类型的电路，即，其具有调节反 相器的延迟的功能，由具有添加到反相器和电源间的连接部的附加晶 体管的结构实现，并且将由反相器和所述添加的晶体管构成的延迟元 件用作一个单元。通过这种电路，通过调节连接到电源的晶体管的栅 极的偏压，改变振荡频率。

日本未审专利公开号05-136693(图1，段落0003-0004，0009-0011 等等：专利文献1)公开了一种锁相环，通过将用于补偿温度特性的技 术添加到这种电压控制振荡器来构成。图63是表示在专利文献1中描 述的锁相环的图解。锁相环配置有电压控制振荡器910、相位比较器 904、低通滤波器905和选择电路906。另外，当开始振荡时用于确定 振荡时钟的电势补偿电路连接到选择电路906。此外，温度补偿电路 920连接到电压控制电路910。

电压控制振荡器910配置有环形振荡器，其通过将CMOS(互补 金属氧化物硅)晶体管911的串联连接的奇数级的输出反馈回输入侧 获得振荡。当将振荡控制电压提供给连接到每一CMOS晶体管911的 接地侧的N沟道型MOS(金属氧化物硅)晶体管(在下文中，称为 “NMOS晶体管”)912的栅极时，确定振荡时钟OCK的频率。相位比 较器904检测电压控制振荡器910的振荡时钟OCK和特定周期参考时 钟RCK间的相位差，以及将表示那些时钟间的相位差的检测输出PD 输入到低通滤波器905。低通滤波器905消除表示振荡时钟OCK和参 考时钟RCK间的相位差的相位比较器904的输出PD的高频分量，以 及将其输入到选择电路906，作为第一控制电压VC1。将第一控制电压 VC1或第二控制电压VC2从选择电路906提供给MOS晶体管912的 栅极，确定电压控制振荡器910的振荡时钟OCK的频率。

另外，P沟道型MOS晶体管(在下文中称为“PMOS晶体管”) 913连接到各个CMOS晶体管911的电流源侧，以及用于根据温度增 加接通PMOS晶体管913的温度补偿电压VTC施加到PMOS晶体管 913的栅极。生成温度补偿电压VTC的温度补偿电路920配置有：串 联连接在电源接地和其栅极连接到漏极的NMOS晶体管922间的电阻 921；CMOS晶体管923，用于接收电阻921和NMOS晶体管922间的 接合点的输出；以及PMOS晶体管924，连接到CMOS晶体管923的 输出侧，同时其栅极连接到漏极。CMOS晶体管923的输出提供给电 压控制振荡器910，作为温度补偿电压VTC。因此，当MOS晶体管922 的驱动能力由于温度增加而恶化时，NMOS晶体管922的压降变得显 著。因此，电阻921和NMOS晶体管922间的接合点处的电势增加， 因此，关闭CMOS晶体管923的P沟道侧，并接通其N沟道侧。因此， 拉升作为CMOS晶体管923的输出的温度补偿电压VTC。因为温度补 偿电压VTC的增加，降低连接到电压控制振荡器910的每一CMOS晶 体管911的PMOS晶体管913的导通电阻。因此，能补偿由温度增加 而引起的CMOS晶体管911的驱动能力的恶化，由此，抑制每一CMOS 晶体管911的延迟量的增加。因此，能防止振荡时钟OCK的频率的大 的波动。