[发明专利]多标准模数数据转换

权利要求书

1.一种电路，包括：

至少第一和第二sigma delta转换器，用于处理多个数字用户线路(DSL)标准的信号，其中，在第一配置中，所述电路利用所述第一或第二sigma delta转换器来处理第一DSL标准的信号；而在第二配置中，所述电路利用级联到所述第二sigma delta转换器的第一sigma delta转换器来处理第二DSL标准的信号。

2.根据权利要求1所述的电路，其中，在第三配置中，所述电路被配置成回避所述第二sigma delta转换器中的一组部件来处理第三DSL标准的信号。

3.根据权利要求2所述的电路，其中，所述这组部件包括数模转换器和模拟滤波器，该模拟滤波器包括积分器和反馈元件。

4.根据权利要求1所述的电路，其中，在所述第二配置中，所述第一sigma delta转换器的量化噪声级联到所述第二sigmadelta转换器，而所述电路的数字输出由从所述第一sigma delta转换器的输出中减去所述第二sigma delta转换器的输出而得到。

5.根据权利要求1所述的电路，其中，关于所述第二DSL标准，所述电路被配置为回避所述第二sigma delta转换器的一组部件，并从所述第一sigma delta转换器的数字输出中减去所述第二sigma delta转换器的数字输出，以产生所述电路的数字输出。

6.根据权利要求1所述的电路，其中，所述第一和第二sigma delta转换器的每个都包括一对串联布置的积分器、与所述积分器一起形成谐振器的反馈回路、以及时钟输入，并且其中，通过调整所述时钟输入的频率和各个积分器和谐振器的系数而使所述电路调节到特定标准。

7.根据权利要求1所述的电路，其中，所述第一和第二sigma delta转换器的每个都包括一对积分器、反馈回路和时钟输入，并且其中，关于所述第一标准，所述第二sigma delta转换器被回避，而通过调整所述第一sigma delta转换器的时钟输入的频率以及积分器和谐振器的系数来调节所述电路；并且其中，关于所述第二标准，所述第一sigma delta转换器的量化噪声被级联至所述第二sigma delta转换器，并且通过调整所述第一和第二sigma delta转换器的时钟输入的频率以及积分器和谐振器的系数来调节所述电路。

8.根据权利要求7所述的电路，其中，关于第三标准，所述第一sigma delta转换器的量化噪声被供给至所述第二sigma delta转换器，在那里反馈回路和其中一个积分器被回避，并且通过调整所述第一sigma delta转换器的时钟输入频率和积分器及谐振器的系数以及所述第二sigma delta转换器的时钟输入频率和未回避的积分器的系数来调节所述电路。

9.根据权利要求1所述的电路，实施在包括DSL调制解调器和DSL交换器中的一个的器件上。

10.一种器件，包括：

电路，包括用于处理从多个数字用户线路(DSL)标准中的一个选出的模拟输入信号的至少第一和第二sigma delta转换器，其中，为了处理至少一个标准，所述模拟输入信号在所述第一sigma delta转换器处被接收，并且来自所述第一sigmadelta转换器的量化噪声由所述第二sigma delta转换器处理，并且其中，所述电路的数字输出通过从所述第一sigma delta转换器的输出中减去所述第二sigma delta转换器的输出而得到。

11.根据权利要求10所述的器件，还包括噪声消除滤波器，用于在相减之前消除所述第一和第二sigma delta转换器的输出中的噪声。

12.根据权利要求10所述的器件，其中，所述第一和第二sigmadelta转换器中的每个均包括一对串联布置的积分器、反馈回路和时钟，并且其中，可以通过调整所述时钟频率和所述积分器及谐振器的系数而将所述电路调节到特定x-DSL模拟输入信号标准。