[发明专利]模拟数字转换器芯片和使用它的RF-IC芯片

说明书

技术领域

本发明涉及模拟数字转换器芯片和使用它的RF-IC芯片，特别是涉及适合在具有多个模拟数字转换器的无线接收电路或收发两用电路以及其他通信系统中使用的模拟数字转换器芯片和使用该模拟数字转换器芯片的RF-IC芯片。

背景技术

为了以低功耗实现高采样速率且高分解度的模拟数字变换，近年来，数字校准型模拟数字转换器引起了人们的关注。其中，非专利文献1和非专利文献2中描述的并用了参照模拟数字转换器的数字校准型模拟数字转换器在可实现收敛时间短、算法简单的数字校准的方面是令人期待的。

[非专利文献1]Yun Chiu(Y.Chiu et al.，“Least mean squareadaptive digital background calibration of pipelined analog-to-digitalconverters，”IEEE Transactions on Circuits and Systems IVol.51，pp.38-46(2004).)

[非专利文献2]大島俊他、“パイプライン ADCの高速デジタルバツクグランドキヤリブレ—シヨン”、(社)電子情報通信学会信学技法VLD2006-138 2007年

发明内容

用不进行数字校准的以往的模拟数字转换器实现高采样速率且高分解度的模拟数字变换时，需要宽频带且高增益的运算放大器，所以功耗显著增大。

近年来，对于宽带无线的需要急速提高，无线LAN或便携电话 的数据速率继续高速化。

特别地，如果数据速率超过100Mbps左右，则需要数百Ms/s的高采样速率，并且为了维持干扰波耐性，还需要10位以上的高分解度。

为了响应以低功耗实现高速、高分解度的模拟数字转换器的要求，考虑采用数字校准型模拟数字转换器。图16示出为了实现这样的转换器而在无线机中安装以往的数字校准型模拟数字转换器时所假定的结构例。

模拟数字转换器如上所述需要是数字校准型，作为其一个例子，在图中示出使用参照模拟数字转换器的数字校准型模拟数字转换器的情形。

在图16中，从天线21输入的信号在低噪声放大器(LNA)22被放大，再通过混频器23和混频器24，与由电压控制振荡器25和相位同步环26生成的彼此具有90度相位差的I/Q局部振荡信号相乘，频率变换为I/Q低的中间频率(或者0频率，以下称作基带信号)。I/Q中间频率信号或基带信号分别由滤波器27和滤波器28除去干扰波成分后，分别由可变增益放大器29和210放大，而输入到I侧和Q侧的模拟数字转换器。

I侧的数字校准型模拟数字转换器由主模拟数字转换部211、参照模拟数字转换部212、数字校准部213和数字输出生成部214构成。此外，Q侧的数字校准型模拟数字转换器由主模拟数字转换部215、参照模拟数字转换部216、数字校准部217和数字输出生成部218构成。

这些数字校准型模拟数字转换器的工作如下。I侧的数字校准型模拟数字转换器的输出和Q侧的数字校准型模拟数字转换器的输出分别输入到解调部219，对调制数据进行解调。另外，可变增益放大器29或210的增益自动设定为其输出电压振幅与I/Q数字校准型模拟数字转换器的输入动态范围相等或比它小一点。

可是，如图16所示，在I侧、Q侧的信号处理中，使用2个数字校准型模拟数字转换器来实现数据速率高的下一代面向无线系统的接收机时，不仅主模拟数字转换部需要2个，参照模拟数字转换部和数字校准部也分别需要2个，所以会引起电路面积的增大和消耗电流的增大。

用低功耗实现这样的高速、高分解度的模拟数字转换器并不局限于无线通信的领域，在有线的通信领域中也是需要的。

本发明主要的解决课题在于，提供能够降低模拟数字转换器占据的电路面积和消耗电流的、高采样速率的模拟数字转换器芯片和使用它的RF-IC芯片无线接收电路。