[发明专利]半导体器件的制造方法无效
| 申请号： | 200810181822.9 | 申请日： | 2006-11-24 |
| 公开（公告）号： | CN101436529A | 公开（公告）日： | 2009-05-20 |
| 发明（设计）人： | 是常敬久;藤田雅人 | 申请（专利权）人： | 恩益禧电子股份有限公司 |
| 主分类号： | H01L21/00 | 分类号： | H01L21/00;H01L21/02;H01L21/033;H01L21/308;H01L21/28;H01L21/3213 |
| 代理公司： | 中原信达知识产权代理有限责任公司 | 代理人： | 谷惠敏;陆锦华 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体器件 制造 方法 | ||
1.一种半导体器件的制造方法，包括
在硅衬底上依次形成第一膜、第二膜和第三膜；
在所述第三膜上形成光刻胶膜；
采用包括相移位器的曝光掩膜，通过对所述光刻胶膜进行曝光和显影，图案化所述光刻胶膜；
采用所述第二膜作为蚀刻停止手段，并以所述光刻胶膜作为掩膜，来选择性地干蚀刻所述第三膜，以将所述第三膜处理为第一图案；
采用所述第二膜作为蚀刻停止手段，进一步干蚀刻所述第三膜，以去除所述第三膜的一部分，由此将所述第三膜处理为第二图案；
通过将具有所述第二图案的所述第三膜作为掩膜，图案化所述第二膜；和
采用已图案化的所述第二膜作为掩膜，图案化所述第一膜，
其中所述第二膜为无定形碳膜，且所述第三膜为碳氧化硅膜。
2.根据权利要求1的半导体器件的制造方法，其中所述第一膜为多晶硅膜，且所述图案化所述第一膜的步骤包括将所述第一膜处理为栅电极形状。
3.一种半导体器件的制造方法，包括
在硅衬底上依次形成第一膜、第二膜和第三膜；
在所述第三膜上形成光刻胶膜；
采用包括相移位器的曝光掩膜，通过对所述光刻胶膜进行曝光和显影，图案化所述光刻胶膜；
采用所述第二膜作为蚀刻停止手段，并以所述光刻胶膜作为掩膜，来选择性地干蚀刻所述第三膜，以将所述第三膜处理为第一图案；
采用所述第二膜作为蚀刻停止手段，进一步干蚀刻所述第三膜，以去除所述第三膜的一部分，由此将所述第三膜处理为第二图案；
通过将具有所述第二图案的所述第三膜作为掩膜，图案化所述第二膜；和
采用已图案化的所述第二膜作为掩膜，图案化所述第一膜，
其中所述第二膜为由无定形碳膜和碳氧化硅膜构成的多层膜，且所述碳氧化硅膜位于所述无定形碳膜上部并与含硅的膜接触，且所述第三膜为含硅的膜。
4.根据权利要求3的半导体器件的制造方法，其中所述含硅的膜为多晶硅膜或者无定形硅膜。
5.根据权利要求3或4的半导体器件的制造方法，其中所述第一膜为多晶硅膜，且所述图案化所述第一膜的步骤包括将所述第一膜处理为栅电极形状。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于恩益禧电子股份有限公司，未经恩益禧电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200810181822.9/1.html，转载请声明来源钻瓜专利网。
- 上一篇：万用中心校正架
- 下一篇：一种能拆装组合的钢制文件柜
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
