[发明专利]具有多层接线结构的半导体晶片

说明书

技术领域

本发明涉及一种半导体晶片，其具有一层或一层以上由超低介电常数(ELK)材料所构成的金属层间介电(inter-metal dielectric，IMD)层以及用于顶层接线层及晶片切割结构的一层或一层以上由未掺杂硅玻璃(USG)所构成的IMD层。

背景技术

众多的集成电路(integrated circuit，IC)装置形成于半导体晶片上并接着切割成单独的IC装置。IC装置通常具有直线外形且在半导体晶片上形成一矩阵阵列。一旦完成IC装置的制作，半导体晶片便切割成单独的IC装置。所谓的切割操作是指利用切割刀具在半导体晶片的IC装置构成的矩阵阵列的行列之间进行切割。IC装置之间用于切割的区域称为切割道。

切割操作是在半导体晶片的有源(active)侧进行，该侧形成有集成电路及IC装置的多层导线层，且切割道定义于每一单独的IC装置(裸片图案)之间的晶片区域。切割道区不具有裸片区的电路元件且由于每一裸片为一独立装置，故用于内连线导体的金属体也局限于裸片区内，而未延伸或跨越至切割刀会切断导线层的切割道内。然而，一些用于晶片级可靠度或功能性测试的接垫会设置于切割道区，以助于晶片级测试。在上述的晶片中，切割操作通常会穿过测试接垫而使介电层产生严重的剥离或是龟裂。剥离或是龟裂成为缺陷来源而对切割裸片的可靠度而言，有着不良的影响。

在使用于先进的45纳米(nm)工艺IC装置的半导体晶片中，低层位接线层，如公知的IMD层，使用ELK介电材料作为接线导体之间的绝缘材料。介电常数约为2.1的三甲基硅烷(trimethylsilane)类的有机硅玻璃(organosilicate glass)为其中一种ELK介电材料。在这些晶片中，位于ELK层上方一层或一层以上的顶层接线层由未掺杂硅玻璃(USG)所构成并作为接线层之间的绝缘材料。在这些晶片中，ELK层与USG层之间的界面角落 处会在切割刀于切割道进行切割期间发生严重的剥离现象，而无论是否有金属体位于该角落处。剥离现象相信是由ELK/USG界面残留应力所造成，而残留应力是因为ELK绝缘材料与USG绝缘材料之间热膨胀系数(coefficientofthermal expansion，CTE)以及杨氏系数(Young’s modules)的差异所造成。ELK绝缘材料的CTE以及杨氏系数均不同于USG绝缘材料。ELK介电材料的CTE以及杨氏系数分别约为0.7ppm/℃以及10GPa。USG介电材料的CTE以及杨氏系数分别约为0.5ppm/℃以及70GPa。

剥离缺陷会引发IC装置可靠度问题，因而不希望会发生。因此，有必要寻求一种改进的切割道结构，其适用于使用ELK介电材料作为IMD层以及使用USG介电材料作为顶层接线层的IC装置。

发明内容

为了解决现有技术的上述问题，根据本发明的一实施例，提供一种具有多层接线结构的半导体晶片。晶片包括：位于晶片上且排置成一阵列的多个裸片区以及位于裸片区之间的多个切割道区。裸片区具有一结构，包括：一第一组一层或一层以上的接线层，包括一第一组导体金属及用以在第一组导体金属之间作为绝缘的一第一介电材料；一第二组一层或一层以上的接线层，位于第一组接线层上方，包括一第二组导体金属及用以在第二组导体金属之间作为绝缘的一第二介电材料，其中第一介电材料的介电常数低于第二介电材料，其中第一组及第二组导体金属未延伸至切割道区内。一顶层钝化层，位于第二组接线层上方。多个密封环，对应设置于所述多个裸片区，其中所述多个裸片区的每一个被所述多个密封环的一个所环绕。切割道区包括：多个金属层结构，设置于第二组接线层上且所述多个金属层结构与所述多个密封环由金属毯覆层所构成，其中每一金属层结构大体位于切割道区的一角落区，以通过位于角落区的金属层结构来抑制晶片切割操作期间角落区内的第一介电材料与第二介电材料之间发生剥离。角落区定义于二切割道的交界处。

根据另一实施例，多个金属层结构设置于顶层钝化层上方或内部，其中每一金属层结构大体位于切割道区的一角落区。

本发明能够解决现有技术中存在剥离缺陷问题，提高了IC装置的可靠度。

附图说明

图1A示出具有根据本发明实施例的切割道结构的晶片平面示意图；

图1B示出图1A中晶片的切割道的一角落区的一实施例；

图1C至图1F为沿着图1B中B-B线的剖面示意图而示出切割道区结构的形成方法；

图2A示出图1A中晶片的切割道的一角落区的另一实施例；

图2B至图2E为沿着图2A中C-C线的剖面示意图而示出切割道区结构的形成方法；