[发明专利]闪存的双模式错误纠正码装置及其方法

说明书

技术领域

本发明关于一种内存装置及其方法，特别是关于一种用于闪存(flashmemory)的双模式(dual mode)错误纠正码(error correction code，ECC)装置及其方法。

背景技术

随着半导体制程技术的快速发展，内存组件的几何尺寸逐渐缩小。闪存作为一种非挥发性内存，即使移除供应电源之后仍能保存数据。与非门型(Not AND，NAND)闪存是一种闪存，具有高储存密度的特性，且优于其它种类的内存。特别是与非门型(NAND)闪存具有较大的储存容量、较佳的内存存取速度以及成本低廉的特点。以闪存为例，其控制方式必须进一步提升，才能改善其可靠度(reliability)。在高阶的闪存制程中，错误纠正码(ECC)为与非门型(NAND)闪存控制器的常用功能。然而由于半导体制程的微细化，与非门型(NAND)闪存产生错误码(errors)的数量快速、大幅地增加，导致具有错误纠正码(ECC)功能的与非门型(NAND)闪存的成本大幅增加，该错误纠正码(ECC)功能用来纠正该错误码(errors)。有鉴于此，确有必要发展一种新式的闪存，以解决上述问题。

发明内容

本发明的目的在于提供一种闪存的双模式错误纠正码装置及其方法，以快速纠正闪存的错误码。

为达成上述目的，本发明提供一种闪存的双模式错误纠正码装置及其方法。该双模式错误纠正码装置包括错误检测单元、第一错误纠正码(ECC)单元、第二错误纠正码(ECC)单元、切换模块以及接口模块。

错误检测单元用以检测来自该闪存的数据内容，以计算该数据内容的若干个错误码的数量，并决定所述若干个错误码的数量是否超出预定临界值。切换模块分别耦接该错误检测单元至该第一错误纠正码(ECC)单元以及该第二错误纠正码(ECC)单元，当该错误码的数量小于该预定临界值时，该切换模块切换至该第一错误纠正码(ECC)单元的第一编码模式，以使能该第一错误纠正码(ECC)单元的第一编码模式；第一错误纠正码(ECC)单元依据第一编码模式，用以选择性纠正该数据内容的错误码。当该错误码的数量大于该预定临界值时，切换模块切换至该第二错误纠正码(ECC)单元的第二编码模式，以使能该第二错误纠正码(ECC)单元的第二编码模式；第二错误纠正码(ECC)单元依据第二编码模式，用以选择性纠正该数据内容的错误码。

本发明执行双模式错误纠正码装置的方法包括下列步骤：

(1)接收来自该闪存的数据内容。

(2)错误检测单元检测该数据内容，以计算该数据内容的若干个错误码的数量，并决定所述若干个错误码的数量是否超出预定临界值。当所述若干个错误码的数量未超出该预定临界值，则执行步骤(3a)、步骤(4a)以及步骤(5a)；当所述若干个错误码的数量超出该预定临界值，则执行步骤(3b)、步骤(4b)以及步骤(5b)。

(3a)当所述若干个错误码的数量小于该预定临界值时，利用切换模块切换至该第一错误纠正码(ECC)单元，以使能该第一错误纠正码(ECC)单元的第一编码模式；(4a)利用第一译码单元对所检测到的数据内容进行译码，以找出所述若干个错误码的位置；(5a)第一错误纠正模块依据该第一编码模式，以纠正该数据内容的错误码。

(3b)当所述若干个错误码的数量大于该预定临界值时，利用该切换模块切换至该第二错误纠正码(ECC)单元，以使能该第二错误纠正码(ECC)单元的第二编码模式。(4b)利用第二译码单元对所检测到的数据内容进行译码，以找出所述若干个错误码的位置。(5b)第二错误纠正模块依据该第二编码模式，以纠正该数据内容的错误码。

为让本发明的上述内容能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下：

附图说明

图1是依据本发明实施例中双模式错误纠正码装置的方块图；

图2是依据本发明实施例中执行双模式错误纠正码装置的方法流程图。

图中主要元件符号说明

100双模式错误纠正码装置    102错误检测单元

104a第一错误纠正码单元     104b第二错误纠正码单元

106切换模块                108闪存

110通用串行端口装置        112接口模块

114a第一译码单元        114b第二译码单元

116a第一错误纠正模块    116b第二错误纠正模块

具体实施方式