[发明专利]一种适用于星载设备的数据通信协议控制器

权利要求书

1.一种适用于星载设备的数据通信协议控制器，包括控制寄存器(1)、内 部总线和CPU；其特征在于，还包括状态寄存器(2)，数字量输入时序控制逻 辑阵列(3)，数字量输出时序控制阵列(4)，输入缓存(5)，输出缓存(6)，输 入串并转换移位寄存器(7)和输出并串转换移位寄存器(8)；

其中，所述的控制寄存器(1)、所述的状态寄存器(2)、所述的输入缓存(5) 和所述的输出缓存(6)均与内部总线电连接；所述的内部总线与计算机外部总 线电连接，该内部总线包括16位双向数据总线、8位地址总线和2根读写控制 总线，其中，所述的CPU通过内部总线访问所述的16位双向数据总线、8位地 址总线和2根读写控制总线的寄存器或数据存储单元；所述的控制寄存器(1) 通过信号线与所述的数字量输入时序控制逻辑阵列(3)和所述的数字量输出时 序控制逻辑阵列(4)电连接，该数字量输入时序控制逻辑阵列(3)的控制信号 与所述的输入串并转换移位寄存器(7)和外部数字量输入通道电连接；所述的 输入串并转换移位寄存器(7)通过并行输入数据线与所述的输入缓存(5)电连 接，所述的数字量输出时序控制逻辑阵列(4)的控制信号与所述的输出并串转 换移位寄存器(8)和外部数字量输出通道电连接，所述的输出并串转换移位寄 存器(8)通过并行输出数据线与输出缓存(6)电连接。

2.按权利要求1所述的适用于星载设备的数据通信协议控制器，其特征在 于，所述的控制寄存器(1)、状态寄存器(2)，数字量输入时序控制逻辑阵列(3)， 数字量输出时序控制阵列(4)，输入缓存(5)，输出缓存(6)，输入串并转换移 位寄存器(7)和输出并串转换移位寄存器(8)的功能模块均在一块FPGA内部 实现。

3.按权利要求1所述的适用于星载设备的数据通信协议控制器，其特征在 于，所述的控制寄存器(1)采用VHDL语言描述的方式利用FPGA内部的基本 逻辑单元实现。

4.按权利要求1所述的适用于星载设备的数据通信协议控制器，其特征在 于，所述的状态寄存器(2)采用VHDL语言描述的方式利用FPGA内部的基本 逻辑单元实现。

5.按权利要求1所述的适用于星载设备的数据通信协议控制器，其特征在 于，所述的数字量输入时序控制逻辑阵列(3)按照有限状态机的原理采用VHDL 语言描述的方式利用FPGA内部的基本逻辑单元实现。

6.按权利要求1所述的适用于星载设备的数据通信协议控制器，其特征在 于，所述的数字量输出时序控制阵列(4)按照有限状态机的原理采用VHDL语 言描述的方式利用FPGA内部的基本逻辑单元实现。

7.按权利要求1所述的适用于星载设备的数据通信协议控制器，其特征在 于，所述的输入缓存(5)采用VHDL语言描述的方式利用FPGA内部的存储器 资源实现。

8.按权利要求1所述的适用于星载设备的数据通信协议控制器，其特征在 于，所述的输出缓存(6)采用VHDL语言描述的方式利用FPGA内部的存储器 资源实现。

9.按权利要求1所述的适用于星载设备的数据通信协议控制器，其特征在 于，所述的输入串并转换移位寄存器(7)采用VHDL语言描述的方式利用FPGA 内部的基本逻辑单元实现。

10.按权利要求1所述的适用于星载设备的数据通信协议控制器，其特征在 于，所述的输出并串转换移位寄存器(8)采用VHDL语言描述的方式利用FPGA 内部的基本逻辑单元实现。