[发明专利]可自动执行差动信号走线对的布局规则检验的布局方法

说明书

技术领域

本发明涉及一种布局领域的技术，特别涉及一种布局方法。

背景技术

在印刷电路板(Printed Circuit Board，PCB)的制作上，于多层板的布局 (layout)作业中，经常会将走线(trace)透过贯孔(via)来游走于不同层别中，以便 连接分置于电路板二表面的组件，或是将电路板表面的组件连接至电路板内层的电 源铺铜区。图1即为透过贯孔来走线的示意图。如图1所示，这个电路板共分有八 个可供走线的层别，分别以L1～L8来标示，而走线102是透过贯孔(如标示104所 示)来连接组件106及108。

在某些特殊的电路设计中，会使用到差动信号走线对(differential traces) 来进行布局。差动信号走线对在印刷电路板(printed circuit board，PCB)内是一 种很特殊的信号，并且为两条相同属性的信号。而差动信号走线对除了长度需等长 之外，亦需完全相邻的将信号走在一起，连转弯皆需相同，并且差动信号走线对在 走线时，更要注意不可分跨于不用的电源(power)中。图2即为差动信号走线对的 布局示意图。如图2所示，这个差动信号走线对是由第一信号走线202及第二信号 走线204所组成。为达到差动信号传输所具有的高度抗噪声优点，因此在布局的时 候，便会对第一信号走线202及第二信号走线204的布局方式有很严格的要求。除 了第一信号走线202与第二信号走线204必须以互相平行的方式走线的外，二条信 号走线的间也必须维持着预定的最小线距，甚至连信号走线的转折处的角度也都有 规定。此外，还有一种情况必须注意，就是假如差动信号走线对是在电路板的内层 中走线，且于欲走线层别的上、下二个相邻层别中，各具有一个电源铺铜区而将要 把差动信号走线对中部分的并行线段上下包夹，而这二个电源铺铜区还是用来提供 不同的电压大小(即供应不同电源类别)，这样将会影响到差动信号的稳定性，因此 上述被包夹到的并行线段就必须避开这个区域来走线。

就目前而言，上述这些差动信号走线对的布局规则都只能依靠布局工程师 (layout engineer)以人工的方式来进行确认，并没有其它的确认方式可供使用， 这样便容易有人为的疏忽，导致设计好的印刷电路板品质不佳。此外，这样的作法 也使得布局工程师的工作效率不佳。

发明内容

本发明的目的是提供一种可自动执行差动信号走线对的布局规则检验的布局 方法，以解决习用的布局方式因以人工方式确认差动信号走线对的布局规则而容易 有人为的疏忽，导致设计好的印刷电路板发生品质不佳的情形，同时避免因人为操 作而降低布局工程师的工作效率。