[发明专利]串行接口大容量存储装置的数据传送速率调节

说明书

技术领域

本发明的一个或一个以上方面通常涉及使用串行ATA(SATA)协议的串行数据传送，且更明确地说，涉及调节数据传送速率以将保持基元针对流动控制的使用降到最低。

背景技术

串行ATA磁盘存取协议用于在系统存储器与一个或一个以上磁盘之间传送数据。与系统存储器带宽相比，多数串行ATA存储装置具有非常有限的数据传送吞吐量。对于基于磁带的驱动器，持续写入吞吐量可低至100MB/sec。因此，当耦合到可持续300MB/sec的传送速率(如串行ATA规格所描述)的快速主机处理器时，这些串行ATA存储装置可能会成为性能瓶颈。

所述串行ATA协议规定了流动控制机制以调节数据传送速率。明确地说，可调节从主机处理器到串行ATA存储装置的数据传送，使得接收数据先进先出(先进先出)不会溢流。当达到存储传入数据的数据先进先出中的高水印时，串行ATA存储装置输出保持基元。当主机处理器接收到保持基元时，其输出保持A基元且停止向串行ATA存储装置发送数据，确认已接收到保持基元。串行ATA存储装置可在接收到保持A基元之后且在数据先进先出中的空间可用于存储传入数据(即，当达到低水印时)时重新开始接受数据。串行ATA存储装置通过输出R_IP基元而非保持基元来传递其将接受数据的信息。当主机处理器接收到R_IP基元时，其开始发送数据而非保持A基元。

在规定时间之外，有效传送速率是串行ATA存储装置的持续数据传送速率减去R_IP到保持到保持A到R_IP序列的流动控制开销。流动控制引入低效率，这是因为串行ATA存储装置与主机装置之间的每一传送由于跨越串行ATA接口的往返信号交换而招致数个延时循环(被限制到规定的最大值)。简单地增加数据先进先出的大小来存储更多传入数据可用来延迟流动控制序列的首次发生，但一旦在第一时间已填充数据先进先出，便不会改善有效传输速率。

因此，期望改善串行ATA存储装置的有效数据传送速率。还期望不通过增加数据先进先出的大小而将电路小片面积降到最低。

发明内容

本发明涉及用于改善串行ATA存储装置的有效数据传送速率的系统及方法。通过在发送数据时插入对准基元来降低有效数据传送速率。接收装置仅废弃所述对准基元。因此，接收数据先进先出不快速填充且流动控制需要较少的R_IP到保持到保持A到R_IP序列。所述对准基元的优点在于不会招致往返信号交换延时而停用且随后启用数据传送。

本发明的各种实施例包括一种用于使用数据传送速率调节在串行ATA连接上执行数据传送的系统。所述系统包括发送装置，所述发送装置经配置以在数据可用于在串行ATA连接上输出到接收装置时转换成发送数据状态。所述发送装置经配置以确定应输出对准基元而非数据来减少所述串行ATA连接上的数据传送速率且将所述对准基元输出到接收装置。所述接收装置经以存储从所述发送装置接收的数据且废弃所述对准基元。

本发明的各种实施例包括一种使用数据传送速率调节来执行串行ATA连接的数据传送的方法，所述方法包括：在数据可用于在发送装置与接收装置之间的串行ATA连接上输出时进入发送数据状态；确定应输出对准基元而非数据以减小所述串行ATA连接上的数据传送速率；及在所述串行ATA连接上将对准基元从所述发送装置输出到所述接收装置。

附图说明

可参照实施例获得对上述经简要归纳的本发明的更特定说明，从而能够更详细地了解上文引用的本发明特征的方式，其中某些实施例图解说明于附图中。然而，应注意，附图所示仅图解说明本发明的典型实施例，且因此不得视为限定本发明的范围，因为本发明可容许其它等效的实施例。

图1A是根据本发明的一个或一个以上方面的包括CPU及串行ATA装置的相应计算机系统的实例性实施例的框图。

图1B是根据本发明的一个或一个以上方面的图1A的串行ATA装置的框图。

图2是根据本发明的一个或一个以上方面的在发送数据状态中执行数据传送速率调节的方法的实例性实施例。

图3是根据本发明的一个或一个以上方面的在接收数据状态中执行数据传送速率调节的方法的实例性实施例。

具体实施方式

在以下说明中，阐述了大量特定细节以提供对本发明的更彻底理解。然而，所属领域的技术人员应了解，无需这些特定细节中的一者或一者以上也可实践本发明。在其它实例中，为避免遮掩本发明，本文未描述众所周知的特征。