[发明专利]通信系统、接收装置和接收方法

说明书

相关申请的交叉引用

本发明包含与2007年12月11日提交给日本特许厅的日本专利 申请JP 2007-319326有关的主题，通过引用而将其全部并入本文中。

技术领域

本发明涉及一种具有诸如高清多媒体接口(HDMI)的通信接口 的通信系统及相关的电子装置和接收方法，该通信接口能够在一个方 向上发送例如非压缩图像的象素数据。

背景技术

HDMI的“高清多媒体接口规范版本1.3a”规范已经在HDMI LLC(http://www.HDMI.org/)发布。在HDMI标准中，发射器设备 被称为源端设备，接收器设备被称为接收端(sink)设备。

HDMI源端和HDMI接收端具有与包括多根信号线的HDMI线 连接的HDMI连接器。HDMI连接器是用于使用数字信号发射图像数 据和音频数据的连接器。

在HDMI规范中，关于HDMI定义了用于将象素数据和音频数 据从HDMI源端高速发送到HDMI接收端的最小跳变差分信令 (TMDS)以及用于在一个方向上执行HDMI源端和HDMI接收端 之间的双向通信的消费电子控制(CEC)线，等等。

如上所述，在HDMI中TMDS用于传输宽带的视频/音频复用信 号，并且由一对差分象素时钟和三对差分串行数据构成。

三对串行数据信号是通过压控振荡器(VCO)时钟实现同步的 信号，所述VCO时钟由发射器中的公共锁相环(PLL)生成。因此， 尽管三对串行数据信号由于传输线的延时差而具有相位差，但是它们 的相互相位关系基本上是固定的，而且基频和抖动成分匹配良好。

但是，仅象素时钟不是用PLL的VCO时钟同步的，并且输入 到PLL的参考时钟通常被直接输出。

因此，象素时钟具有不同于串行数据的抖动成分，并且数据的相 位和时钟持续动态波动。

在接收这样一组信号并且正确再现每个串行数据信号的接收器 中经常使用移相电路，该移相电路使用象素时钟作为参考时钟来调整 由PLL倍频电路生成的时钟的相位(见例如FUJITSU.53.1，p.47-53(01， 2002)[http://img.jp.fujitsu.com/downloads/jp/jmag/vol53-1/paper10. pdf])。该方法被称为时钟数据恢复(CDR)。

图1用框图示出FUJITSU.53.1，p.47-53(01，2002)中公开的电路。

图1的电路包括PLL 2，时钟移相器3-0、3-1和3-2，采样器4-0、 4-1和4-2，以及数字滤波器5-0、5-1和5-2。

输入的象素时钟信号IPCK由PLL 2进行倍乘，变成VCO时 钟VCK，其中PLL 2包括移相频率检测器(PFD)21、低通滤波器 (LPF)22、VCO 23以及分频器24。

VCO时钟VCK可以是一个单相时钟或保持特定相位差的一组 多相时钟。

VCO时钟VCK具有等于串行数据信号的比特率的频率。然而， VCO时钟VCK具有输入的象素时钟信号IPCK所具备的抖动成分以 及由PLL 2的抖动特性确定的、与串行数据信号具备的抖动不同的抖 动。

因此，VCO时钟VCK和串行数据信号之间的相位差持续波动。 如果直接将VCO时钟VCK提供给采样器4-0到4-2，则采样器不可 能稳定地接收正确的数据。

因此，在VCO23和采样器4-0到4-2之间提供时钟移相器3-0 到3-2，从而生成移相时钟SCK0、SCK1和SCK2，利用这些移相时 钟SCK0、SCK1和SCK2，采样器4-0到4-2可以稳定地接收串行数 据。

时钟移相器3-0到3-2的相位改变量可在几个水平上变化。该改 变量由反馈控制来确定，该反馈控制是通过对关于由采样器4-0到4-2 检测的移相时钟SCK和串行数据之间的相位关系的信息执行滤波操 作而获得的，所述滤波操作主要是积分运算。

日本专利No.3239543公开了一种用于获得关于移相时钟和串行 数据之间的相位关系的信息的方案。

发明内容

CDR的缺点是VCO时钟VCK和串行数据的相对相位高速改 变，即在它们具有高频的相对抖动成分的情况下，移相时钟很难准确 地跟随串行数据的相位。