[发明专利]具有晶体管及电容的单栅极非易失存储单元及其制造方法

权利要求书

1.一种非易失存储集成电路，其特征在于，包含：

一半导体衬底；

一非易失存储装置在该半导体衬底上，包括：

一晶体管在该半导体衬底上并由一栅极区域及具有一第一掺杂类型的一源极区域和一漏极区域所控制，包含：

多个具有该第一掺杂类型的第一掺杂区域，该第一掺杂区域位于该栅极区域的两侧，而该第一掺杂区域覆盖于该源极区域及该漏极区域之上；

多个具有与该第一掺杂类型相反的第二掺杂类型的第二掺杂区域，该第二掺杂区域位于该栅极区域的两侧，而该第二掺杂区域覆盖于该源极区域及该漏极区域之上；

多个具有该第一掺杂类型的第三掺杂区域，该第三掺杂区域位于该栅极区域的两侧，而该第三掺杂区域覆盖于该源极区域及该漏极区域之上；

多个具有该第一掺杂类型的第四掺杂区域，该第四掺杂区域位于该栅极区域的两侧，而该第四掺杂区域定义该源极区域及该漏极区域；

一电容器在该半导体衬底之上并由一栅极区域所控制；

一共享浮动栅极连接该晶体管的该栅极区域及该电容器的该栅极区域；

一阱区在该衬底之上并具有该第二掺杂类型，其中该晶体管及该电容器是在该阱区之上；以及

控制电路耦接至该非易失存储装置，该控制电路施加存储器的操作调整偏压至该非易失存储装置。

2.根据权利要求1所述的集成电路，其特征在于，更包含：

一外延层在该衬底之上并具有该第二掺杂类型，其中该晶体管及该电容器是在该外延层之上。

3.根据权利要求1所述的集成电路，其特征在于，更包含：

多个间隔物邻近于该晶体管的该栅极区域，而该间隔物部分地覆盖于该第一掺杂区域、该第二掺杂区域以及该第三掺杂区域之上。

4.根据权利要求1所述的集成电路，其特征在于，该电容器包含多个接点来控制该电容器的一主体电压。

5.一种非易失存储集成电路，其特征在于，包含：

一半导体衬底；

一单次编程非易失存储装置在该半导体衬底上，包括：

一晶体管在该半导体衬底上并由一栅极区域及具有一第一掺杂类型的一源极区域和一漏极区域所控制，包含：

多个具有该第一掺杂类型的第一掺杂区域，该第一掺杂区域位于该栅极区域的两侧，而该第一掺杂区域覆盖于该源极区域及该漏极区域之上；

多个具有与该第一掺杂类型相反的第二掺杂类型的第二掺杂区域，该第二掺杂区域位于该栅极区域的两侧，而该第二掺杂区域覆盖于该源极区域及该漏极区域之上；

多个具有该第一掺杂类型的第三掺杂区域，该第三掺杂区域位于该栅极区域的两侧，而该第三掺杂区域覆盖于该源极区域及该漏极区域之上；

多个具有该第一掺杂类型的第四掺杂区域，该第四掺杂区域位于该栅极区域的两侧，而该第四掺杂区域定义该源极区域及该漏极区域；

一电容器在该半导体衬底之上并由一栅极区域所控制；

一共享浮动栅极连接该晶体管的该栅极区域及该电容器的该栅极区域；以及

控制电路耦接至该非易失存储装置，该控制电路施加存储器的操作调整偏压至该非易失存储装置。

6.根据权利要求5所述的集成电路，其特征在于，该衬底具有该第二掺杂类型。

7.根据权利要求5所述的集成电路，其特征在于，更包含：

一外延层在该衬底之上并具有该第二掺杂类型，其中该晶体管是在该外延层之上。

8.根据权利要求5所述的集成电路，其特征在于，更包含：

一阱区在该衬底之上并具有该第二掺杂类型，其中该晶体管是在该阱区之上。

9.根据权利要求5所述的集成电路，其特征在于，更包含：

一外延层在该衬底之上并具有该第二掺杂类型，其中该电容器是在该外延层之上。

10.根据权利要求5所述的集成电路，其特征在于，更包含：

一阱区在该衬底之上并具有该第一掺杂类型，其中该晶体管是在该阱区之上。

11.根据权利要求5所述的集成电路，其特征在于，更包含：

一阱区在该衬底之上并具有该第二掺杂类型，其中该电容器是在该阱区之上。