[发明专利]层叠陶瓷电子部件及其制造方法

说明书

技术领域

本发明涉及层叠陶瓷电子部件及其制造方法，尤其涉及层叠陶瓷电子部件所具备的外部端子电极的结构以及外部端子电极的形成方法。 

背景技术

近年来，移动电话、笔记本电脑、数码相机、数码音频机器等小型移动电子设备的市场在扩大。在这些移动电子设备中，在推进小型化的同时高性能化也在推进。在移动电子设备中搭载有许多层叠陶瓷电子部件，但关于层叠陶瓷电子部件，也要求小型化且高性能化，例如，关于层叠陶瓷电容器，要求小型化且大容量化。 

作为对层叠陶瓷电容器进行小型化且大容量化的装置，将陶瓷层薄层化是有效的，最近，陶瓷层的厚度为3μm左右的电容器得到实用化。当前，虽然追求进一步薄层化的可能性，但由于陶瓷层越薄层化，越易产生内部电极之间的短路，因此存在难以确保品质的问题。 

作为其它装置，考虑扩大内部电极的有效面积。但是，在将层叠陶瓷电容器量产时，考虑陶瓷印刷电路基板(ceramic green sheet)的层叠偏离、切割偏离，由于需要将内部电极与陶瓷原材的侧面之间的侧边距(sidemargin)、和内部电极与陶瓷原材的端面之间的端边距(end margin)确保在某种程度，因此在扩展内部电极的有效面积上有限制。 

为了既确保规定的边缘又扩大内部电极的有效面积，因此需要扩大陶瓷层的面积。但是，在所决定的尺寸规格内扩大陶瓷层的面积上是有界限的，因此，外部端子电极自身具有的厚度也成为阻碍。 

以往，层叠陶瓷电容器的外部端子电极，是通过在陶瓷原材的端部涂布导电性膏并进行焙烧而形成的。作为导电性膏的涂布方法，主流为在收容了导电性膏的膏槽中浸渍陶瓷原材的端部后捞出，在该方法中，因导电性膏的粘性影响，在陶瓷原材的端面的中央部容易厚厚地附着导电性膏。因此，外部端子电极部分地变厚(例如，具体来说超过30μm)，故而无法使陶瓷层的面积变小。

由此，提出了一种在此基础上通过直接镀敷来形成外部端子电极的方法(例如参照专利文献1)。采用该方法，将陶瓷原材的端面中内部电极的露出部作为核而镀敷膜析出，因镀敷膜成长，从而将相邻的内部电极的露出部之间连接。因此，如果应用该方法，则与采用以往的导电性膏的方法相比，可以形成薄且平坦的外部端子电极。 

但是，在采用上述的基于镀敷的方法的情况下，由于得不到采用以往的导电性膏的方法中的玻璃的粘合剂效果，因此存在镀敷膜即外部端子电极与陶瓷原材的固着力弱的问题。 

专利文献1：国际公开第2007/049456号公布文本 

发明内容

因此，本发明的目的在于提供一种具有薄且与陶瓷原材的固着力优良的外部端子电极的层叠陶瓷电子部件及其制造方法。 

根据本发明的层叠陶瓷电子部件，其特征在于，包括：陶瓷原材，其层叠多个陶瓷层而成；内部导体，其形成于上述陶瓷原材的内部，且在上述陶瓷原材的外表面具有露出部；和外部端子电极，其形成于陶瓷原材的外表面上，且将内部导体的露出部覆盖，为了解决上述技术课题，外部端子电极，包括将内部导体的上述露出部覆盖的Cu镀敷膜，在Cu镀敷膜的内部即Cu镀敷膜的与陶瓷原材之间的界面侧，Cu氧化物以不连续状偏析。 

上述Cu氧化物多以球状存在着。 

另外，上述Cu氧化物含有Cu₂O和CuO，这种情况下，在Cu氧化物中，优选Cu₂O占90重量％以上。 

内部导体，含有对电气特性的发现实质上无用的伪内部导体。 

也可在陶瓷原材的外表面上除内部导体的露出部以外的区域、即外部端子电极与陶瓷原材之间，形成辅助导体。这种情况下，优选辅助导体含有玻璃。 

 在本发明的层叠陶瓷电子部件例如构成电容器阵列或多端子型低ESL 电容器等情况下，典型地，陶瓷原材，具有相互对置的第一以及第二主面、和连接第一以及第二主面之间的四个侧面，外部端子电极，含有在侧面上的相互不同的第一以及第二位置分别形成的第一以及第二外部端子电极。 

在这样的实施方式中，在本发明的层叠陶瓷电子部件构成层叠陶瓷电容器的情况下，内部导体包括：第一内部电极，其在侧面上的第一位置具有露出部，且与第一外部端子电极电连接；和第二内部电极，其在侧面上的第二位置具有露出部，且与第二外部端子电极电连接，第一以及第二内部电极，经由规定的陶瓷层相互对置。