[发明专利]共享公共高速缓存的异构处理器

说明书

本申请是下列申请的分案申请，原申请的申请日为2005年11月18 日、发明名称为“共享公共高速缓存的异构处理器”，申请号为 200510023015.0。

技术领域

本发明涉及一种处理器，特别是涉及一种共享公共高速缓存的异构 处理器。

背景技术

现代的通用处理器通常通过一个或多个高速缓存(例如，L1和L2高 速缓存)的分层结构来访问主存储器(典型地作为动态随机存取存储器， 或“DRAM”执行)。相对于主存储器，高速缓存(典型地基于静态随机 存取存储器，或“SRAM”)可以更快地返回数据，但是使用更多的区域 和功率。通过通用处理器访问的存储器通常显示较高的时间和空间局部 性。高速缓存以比所需要的更大的块从主存储器中获取数据(空间局部 性)，并且即使在处理器已经使用了该数据之后还保持该数据一段时间 (时间局部性)，如此来利用该局部性。这种行为通常允许要求高速缓 存快速地服务，而不是DRAM较慢的服务。高速缓存通常比主存储器能够 满足更高的读/写负载(用于较高的吞吐量)，以至于上述的访问不太 可能排队以及减缓当前的访问。

像网络和图形那样的计算工作量通常能更好地在专门为给定工作 量而设计的专用处理器上执行。专用处理器的例子包括网络处理器和图 形加速器。通常这些专用处理器位于通用处理器的高速缓存层次结构的 外面，通常在外围部件互连(PCI)或加速图形端口(AGP)上。

由专用处理器访问的存储器因此只包括主存储器，而不包括通用处 理器的高速缓存。在通用处理器和专用处理器之间移动数据通常需要主 存储器写入以及主存储器读取，因此该传送可以仅仅以DRAM的速度进 行。

发明内容

按照本发明实施例的第一方面，提供一种处理器，包括：包含异构 处理器内核的处理器内核；以及连接到所述处理器内核并由所述处理器 内核共享的高速缓存；其中处理器内核以及高速缓存集成在单个集成片 上。

其中异构处理器内核包括专用处理器内核。

其中专用处理器内核包括具有指令集的网络处理器单元内核，该指 令集不包括用于浮点运算的指令。

其中专用处理器内核包括图形引擎内核。

其中异构处理器内核包括中央处理单元内核。

其中异构处理器内核包括网络处理器单元内核和中央处理单元内 核。

其中异构处理器内核包括中央处理单元内核和图形引擎内核。

其中高速缓存包括多端口高速缓存。

其中处理器内核包括一个或多个第一类型的处理器内核以及一个 或多个第二类型的处理器内核，而多端口高速缓存包括至少一个支持由 一个或多个第一类型的处理器内核生成的事务的端口，以及至少一个支 持由一个或多个第二类型的处理器内核生成的事务的端口。

其中所述端口被配置为根据端口所支持的各个处理器内核类型而 操作。

其中所述端口包括根据各个处理器内核类型的命令类型、大小和对 准中的一个或多个来配置的端口。

其中异构处理器内核包括不同类型的处理器内核，并且多端口高速 缓存为每个不同类型的处理器内核提供不同的端口类型。

按照本发明实施例第一方面的处理器，进一步包括将处理器内核耦 合到高速缓存的互连，所述互连包括互连总线。

其中处理器内核包括翻译逻辑，用于将每个处理器内核的专用事务 翻译为与内核无关的事务。

其中异构处理器内核包括不同类型的处理器内核，并且高速缓存包 括处理由不同类型的处理器内核所生成的事务的逻辑。

其中异构处理器内核使用允许不同最大传送容量的命令，其中不同 最大传送容量的其中之一允许跨越多个高速缓存线的传送。

其中至少一个异构处理器内核是可操作的，以便为扩展的专用修改 锁定一部分高速缓存。

其中每个处理器内核能够使用共享高速缓存，以便将数据传递到另 一个处理器内核。

按照本发明实施例的第二方面，提供一种系统，包括：桥；耦合到 桥的第一多内核处理器，包括排列在共享高速缓存之后并且连接到共享 高速缓存的异构处理器；耦合到桥的第二处理器，包括至少一个处理器 内核和连接到该至少一个处理器内核的局部高速缓存；以及耦合到桥的 主存储器。