[发明专利]电平移位电路及使用该电路的驱动器和显示装置

说明书

技术领域

本发明涉及一种电平移位电路及使用该电路的驱动器和显示装 置。

背景技术

最近，在显示装置领域中正在开发使用液晶显示装置或有机EL (Electro Luminescence，场致发光)元件的显示器等使用各种显示器 件的显示器。上述显示装置要求高画质化(多灰度化)，存在扫描信 号和灰度信号的电压振幅提高的趋势。因此，对显示面板的扫描线进 行驱动的行驱动器、和利用灰度信号对显示面板的数据线进行驱动的 列驱动器的输出部要求高电压。

另一方面，从显示控制器提供给行驱动器和列驱动器的各种控制 信号和影像数据信号，要求以较少的布线数量进行高速传输、低EMI (Electro-Magnetic Interference，电磁干扰)等，上述信号的振幅逐渐 在减小。

并且，在行驱动器和列驱动器内部，也为了抑制用于处理随高精 细化、多灰度化而增加的数据量的逻辑电路面积增大(高成本化)， 采用精细工艺，随之逻辑电路的电源电压存在低电压化的趋势。

即，要求行驱动器和列驱动器在输入部为低电压、在输出部为高 电压。

因此，在把输入部的低电压信号转换为输出部的高电压信号的电 平移位电路中，必须迅速地把低振幅信号转换为高振幅信号。

图21是表示把低振幅信号转换为高振幅信号的电平移位电路的 典型结构的一例的图(参照后述的专利文献1)。参照图21，该电平 移位电路接收低电压的信号IN，输出高电压的输出信号和OUT、OUT 的反相信号OUTB。该电平移位电路具有发挥输出端子W1、W2的充 电元件的作用的P沟道MOS晶体管P1、P2，源极连接到电源端子 VDD3，栅极分别连接到输出端子W2、W1，漏极分别连接到输出端子 W1、W2。P沟道MOS晶体管P1、P2在栅极分别接收从输出端子W2、 W1输出的高振幅的输出信号OUT、OUTB。P沟道MOS晶体管P1、 P2的栅极与源极间电压VGS的绝对值最大为|VSS-VDD3|。另一方面， N沟道MOS晶体管N1、N2发挥输出端子W1、W2的放电元件的作用， 上述N沟道MOS晶体管N1、N2的源极连接到电源端子VSS，漏极分 别连接到输出端子W1、W2，栅极接收低电压的输入信号IN及其反转 信号(均是低振幅信号)。

放电元件N1、N2的栅极与源极间电压最大为输入信号IN的振幅， 放电元件N1、N2的放电能力低于栅极与源极间电压VGS的绝对值最 大为|VSS-VDD3|的充电元件P1、P2的充电能力。放电元件N1、N2 和充电元件P1、P2的漏极电流例如与(栅极与源极间电压-阈值)的平 方成比例，导通时栅极与源极间电压被设定为较大值的充电元件P1、 P2的漏极电流大于放电元件N1、N2的漏极电流。

因此，为了提高放电元件N1、N2的放电能力，需要使放电元件 N1、N2的元件尺寸(W/L比，W为沟道宽度，L为沟道长度)足够大。

可是，放电元件N1、N2的放电能力必须设定为超过充电元件P1、 P2的充电能力。通过考察放电动作容易理解这一点。

作为具体例，例如考虑输出端子W1、W2分别从VDD3(高电位)、 VSS(低电位)的状态(初始状态)开始变化的情况。在该状态下，充 电元件P1导通、充电元件P2截止。并且，输入信号IN为低电平，放 电元件N1截止，放电元件N2导通。

在此，在输入信号IN从低电平变为高电平时，放电元件N1导通， 放电元件N2截止。但是，由于在输入信号IN刚从低电平变为高电平 后充电元件P1仍导通，所以放电元件N1为了使输出端子W1变为低 电平(VSS)，作为放电元件N1的放电能力(NMOS晶体管N1的漏 极电流)所需的放电能力应超过充电元件P1的充电能力(PMOS晶体 管P1的漏极电流)。

因此，为了使图21的电平移位电路正常动作，必须使放电元件 N1、N2的元件尺寸(W/L比)足够大，并且使充电元件P1、P2的元 件尺寸(W/L比)足够小，将放电能力设定为超过充电能力。即，构 成图21所示电平移位电路的放电元件的各元件尺寸增大，面积增大。 尤其在输入信号IN为低电压时，由于放电元件N1、N2的放电能力相 对降低，因此需要进一步增大电路面积。

并且，难以将晶体管及尺寸设定成使放电元件N1、N2的放电能 力大幅超过充电元件P1、P2的充电能力。