[发明专利]化合物半导体磊芯片及其制造方法

说明书

技术领域

本发明涉及一种化合物半导体及其制造方法，特别是涉及一种长于一 金属基板上的化合物半导体外延芯片及其制造方法。

背景技术

随着光电及通讯产业急速发展，化合物半导体如砷化镓(GaAs)等 III-V族化合物凭借其直接能隙(direct band-gap)、高载子迁移率 (carrier mobility)、以及藉由调整III-V族化合物的化学组成可得到不 同能隙的材料…等优越特性已成为制作光电及通讯组件的主要基材。

III-V族化合物半导体的光电及通讯组件的制作主要是以砷化镓 (GaAs)、磷化镓(GaP)及磷化铟(InP)等III-V族化合物为基板 (substrate)，在晶格(lattice)匹配的状况下进行外延成长。目前，III- V族化合物半导体基板的直径多为四英时以下的砷化镓(GaAs)或锗(Ge)材 料基板，或使用单晶硅基板(Si)。

然而，由于缓冲层与III-V族化合物半导体材料之间存在晶格不匹配 及热膨胀系数(thermal expansion coefficient)不同等问题，例如，硅 缓冲层与砷化镓材料的晶格常数在25℃时相差约为4.1％，再者，硅缓冲 层与砷化镓材料的热膨胀系数在25℃时相差约为62％。因此，将III-V 化合物半导体材料外延于缓冲层上，会因为晶格不匹配及热膨胀系数不同 等问题，在化合物半导体外延层内形成贯穿式位错(threading  dlslocation)，从而造成结晶质量不佳。

请参阅图1所示，为第一现有习知的技术在硅基板上成长化合物半导 体外延的剖面示意图。一化合物半导体外延芯片20包含：一硅基板21、一 砷化镓第一缓冲层22、一砷化镓第一外延层23、一砷化镓第二缓冲层24、 一砷化镓第二外延层25。该化合物半导体外延芯片20的制备方法是采用有 机金属化学气相沉积(metal-organic chemical vapor deposition)法， 首先对该硅基板21进行一沉积制造工艺，其中该沉积制造工艺的温度约为 450℃，沉积后形成该砷化镓第一缓冲层22的厚度为5至20μm。接着进 行该砷化镓第一外延层的外延制造工艺，其中外延制造工艺的温度为650 ℃，外延后形成该砷化镓第一外延层23的厚度为1μm。接着再进行一沉 积制造工艺，其中该沉积制造工艺的温度亦约为450℃，沉积后形成该砷化 镓第二缓冲层24的厚度为5至20nm。接续再进行该砷化镓第二外延层的 外延制造工艺，其中外延制造工艺的温度亦约为650℃，外延后形成该砷化 嫁第二外延层25的厚度约为2μm。

前述第一现有习知的技术是利用二层砷化镓缓冲层(22、24)及二层砷 化镓外延层(23，25)来改善砷化镓在硅基板21上外延的品质。但此一制 造工艺仍需再加入一温度循环退火(thermal cycle annealing)的热处理 程序才可进一步有效改善砷化镓外延层的质量。

请参阅图2所示，为第二现有习知的技术的化合物半导体外延芯片剖 面示意图。一化合物半导体外延芯片30包含：一硅基板31、一砷化镓第一 缓冲层32、一砷化镓第一外延层33、一砷化镓第二缓冲层34、一砷化镓第 二外延层35。该化合物半导体外延芯片30的制备方法亦是采用有机金属化 学气相沉积法，首先对该硅基板31进行一沉积制造工艺，其中沉积制造工 艺的温度为430℃，沉积后形成该砷化镓第一缓冲层32的厚度为50nm。 接着进行该砷化镓第一外延层33的外延制造工艺，其中外延制造工艺的温 度为620℃，外延后形成该砷化镓第一外延层33的厚度为2μm。此时， 紧接着进行温度循环退火热处理程序，首先将有机金属化学气相沉积系统 内的外延芯片温度降至300℃，到达此一温度后，再加热外延芯片至750℃， 并在750℃维特5分钟，然后再降低温度至300℃，如此是一个温度循环。 当经过一个或四个温度循环退火热处理后接着再进行一沉积制造工艺，其 中该沉积制造工艺的温度为620℃，沉积后形成该砷化铟镓第二缓冲层34 的厚度为200nm。接着再进行该砷化镓第二外延层35的外延制造工艺，其 中外延制造工艺的温度亦为620℃，外延后形成该砷化镓第二外延层35的 厚度为1.8μm。