[发明专利]预测MOS晶体管中的漏极电流的方法

说明书

本申请要求第10-2007-0137889号(于2007年12月26日递交)韩国专利申请的优先权，其全部内容结合于此作为参考。

技术领域

本发明涉及一种预测MOS晶体管中的漏极电流的方法，该方法通过将经由使用三元算子(ternary operator)模拟出的击穿区中的漏极电流叠加到由基于BSIM3的建模获得的漏极电流上，可以精确地预测漏极电流。

背景技术

图1示出了相关技术的金属氧化物半导体(MOS)晶体管。MOS晶体管可以包括在半导体衬底中形成的第一杂质(例如，p型)掺杂区100和在第一杂质掺杂区100中的第二杂质(例如，n型)掺杂源极/漏极区101。第二杂质可以具有与第一杂质相反的电极性(electrical polarity)。可以设置沟道102，并且电流可以通过场效应在源极和漏极之间流动。MOS晶体管还可以包括在半导体衬底上和/或上方形成的栅极氧化膜103和栅电极104。在这样的MOS晶体管中，当漏极电压可以增大而栅极电压保持不变时，漏极电流最初可以线性地增大(“线性区”)。然而，当漏极电压处于预定电平或更高时，漏极电流可能不再增大并可以趋于饱和，达到预定值(“饱和区”)。

图2示出了MOS晶体管的漏极电压-电流的特性曲线。参考标号200可以是线性区，参考标号201可以是饱和区。如果当漏极电压达到特定的电平时，在漏极区那一侧的反型层(inversion layer)消失，则漏极电流可以达到饱和。这可以称作夹断现象。在这种情况下，可以横跨(across)沟道施加与漏极电压不同的电压，流过漏极区的电流可以依赖于在漏极区的耗尽层(depletion layer)中的电场，从而可以实现恒定而与漏极电压无关。如果施加至MOS晶体管的漏极电压进一步增大，则如图2中所示的区域202一样，漏极电流可以迅速地增大。这可以称作击穿。在漏极电流可以迅速增大时的漏极电压可以称作击穿电压。

这种击穿可能是由在漏极区一侧的PN结击穿引起的。也就是，在半导体衬底中形成的漏极区可以掺杂有杂质，该杂质具有与衬底的极性相反的极性。可以在漏极区和衬底之间形成PN结。在PN结处的耗尽层中通过强电场加速的电子可以与耗尽层中的原子进行碰撞，并可以产生电子-空穴对。可以对产生的电子再次加速。这种现象可以重复，因此可以迅速增加大量的电子(或空穴)。如果在MOS晶体管中发生击穿，则器件不能正常地工作，并可能进入到异常状态。因此，在半导体器件的开发过程中，很重要的是，精确地理解和预测与击穿相关的漏极电压和漏极电流之间的关系。

商业上可以获得一些程序，这些程序可以通过关于诸如MOS晶体管的器件的建模方案来预测依赖于漏极电压的漏极电流。例如，SPICE可以是设计程序的一个实例，SPICE可以使用BSIM3(伯克利短沟道绝缘栅场效应晶体管模型，Berkeley Short-channel IgFETModel)来进行建模。这样的建模可以预测依赖于漏极电压的漏极电流。相关技术的基于BSIM3的建模方案只可以用来预测MOS晶体管中的线性区和饱和区，而不能对击穿区进行模型，其中在击穿区中漏极电流可以迅速增大。

发明内容

本发明实施例涉及一种预测MOS晶体管中的漏极电流的方法，该方法通过将经由使用三元算子模拟出的击穿区中的漏极电流叠加到由基于BSIM3的建模获得的漏极电流上，可以精确地预测漏极电流。

本发明实施例可以提供一种预测漏极电流的方法，该方法可以通过将使用三元算子对PN结处的击穿建模获得的漏极电流特性(behavior)叠加到由相关技术的BSIM3建模方案获得的依赖于漏极电压的漏极电流的特性上，精确地预测MOS晶体管中依赖于漏极电压的漏极电流。

根据本发明实施例，一种预测MOS晶体管中的依赖于漏极电压的漏极电流的方法可以包括以下中的至少之一。确定漏极电压是否高于指定的击穿电压。如果确定出漏极电压等于或低于击穿电压，则将漏极击穿电流设置为1×10^-15A。如果确定出漏极电压高于击穿电压，则将漏极击穿电流设置为击穿电压与漏极电压之间差值的三次幂。将获得的漏极击穿电流叠加到由基于BSIM3的建模获得的漏极电流上。

根据本发明实施例，可以精确预测在击穿区中依赖于漏极电压的漏极电流的特性，该特性不能经由相关技术的基于BSIM3的建模方案来预测。因此，在设计新器件的过程中，可以提供精确的信息。此外，设计者可以识别这样的信息，即该信息指出设计的MOS晶体管可能工作在高于击穿电压的电压下。结果，通过考虑到MOS晶体管的这种工作状态，可以设计出稳定的MOS晶体管。