[发明专利]用于薄膜沉积的铜前体

说明书

相关申请的交叉引用

本申请要求于2007年11月5日提交的美国临时申请第60/985,428号的权 利。该临时申请的披露内容通过全部引用被结合于此。

技术领域

本发明主要涉及用于沉积铜薄膜的铜前体。更特别地，本发明涉及无氟的 铜前体，其是可挥发的、热稳定的、并可以用于例如使用原子层沉积(ALD)沉积 或化学气相沉积(CVD)工艺来沉积铜薄膜。

背景技术

半导体工业在电子器件例如像目前的微处理器中使用含金属的互连，例如 铜(Cu)。该含金属的互连，其可以为嵌入的细金属线，形成了三维网格，数百万 的处于微处理器核心的晶体管依靠该三维网格可以互通和执行复杂的运算。在 这些及其它的应用中，铜或其合金可以超越其它金属例如像铝而被选择，因为 铜是一种优良的电导体，从而提供了具有更大载流能力的更高速互连。

在电子器件之内的互连(IC)路径典型地通过大马士革工艺来制备，藉此 将介电绝缘体中光刻图案化和刻蚀的沟道和通孔覆盖了扩散阻挡材料的共形薄 层。扩散阻挡层典型地用在和金属或铜层的连接中，以防止由金属或铜层和集 成电路的其它部分间的扩散或相互作用所引发的有害影响。典型的阻挡材料包 括，但不限于钛、钽、钨、铬、钼、锆、钌、钒、钯和/或铂以及这些材料和含 有相同成分的合金的碳化物、氮化物、碳氮化物、硅碳化物、硅氮化物、和硅 碳氮化物。在某些工艺中，例如像，当互连包括铜时，在用纯铜完全填充部件 之前，扩散阻挡层可以被覆盖有薄的铜的″种子″或″触发″层。而在其它的情况中， 铜的种子层可被类钴或类似的导电薄膜″胶″层替代或增加使用。多余的铜而后可 以通过化学机械抛光工艺来除去。由于待填充的最小部件可以小于0.2微米宽和 超过1微米深，优选该铜种子层、铜胶层和/或扩散阻挡层使用能够均匀地填充 这些部件而不留下任何孔隙的金属化工艺来沉积，其中孔隙会导致所完成的产 品中的电失效。

除了前述的在硅芯片中构造互连路径的工艺，还有新兴的并迅速崛起的三 维(3D)封装技术需要相对较大尺寸的被称为TSV(贯穿硅通孔)的铜互连的制作。 TSV指的是相对大的导电通孔，其当贯穿减薄的IC、存储器或微电子机械 (MEMS)硅芯片时，能够使他们堆叠和线连在一起成为具有小覆盖区的高能效运 行器件。存在着许多实现3D封装的方式。“先通孔”方式首先在硅晶片中刻蚀出 通孔，在晶片的顶部进行互补金属氧化物半导体(CMOS)工艺之前或进行后端线 (BEOL)工艺之前将通孔用铜填充。而后将晶片底面减薄，并将来自它的多块芯 片堆叠和键合。“后通孔”方式有两种方法。第一种方法包括在BEOL之后刻蚀 和填充通孔，而后依次进行减薄、堆叠、和将各器件键合在一起。第二种方法 包括取已完成的晶片、将它们减薄、将它们堆叠和将它们键合，而后刻蚀贯穿 该堆叠的通孔并用铜来填充通孔。每一种实现3D封装的方式有其自身的利与 弊。例如，在“后通孔”方式中，鉴于通孔首先允许TSV通孔被构造在未减薄的 (即，机械强化的)晶片上，在TSVs之上仍会可能存在着一些信号通路。在所有 的情况下，TSV通孔是相对深的，因为其需要跨越减薄的硅晶片的整个厚度， 其通常超过100微米深。这些互连的密度可以是在硅表面的10⁴通孔/mm²左右。 一旦芯片被堆叠和排列，这些通孔通过各种技术被熔接在一起以形成连续的导 电线路从而将芯片“线连”在一起。

在TSV增加的重要性和对其的追求背后有很多原因。器件密度和芯片之间 的短导电路径能够直接提供向紧凑、高性能低能耗系统的转换，所述这种系统 对于迅速发展的移动应用市场是关键性的，例如像拍照手机、i-phone、个人数 字助理(PDA)器件、全球定位系统(GPS)、和类似物，其中小型化和电池寿命是 至关重要的。另一个驱使TSV-3D封装发展的非常重要的因素是因为，TSV通孔 代表了使用其它的封装技术例如层叠封装(PoP)、系统级封装(SiP)和片上系统 (SoC)所遇到的一般交互芯片互连的3个数量级的缩短，所得封装的时钟脉冲速 度可以与那些以更细几何构型制造的器件相匹敌或相等。由于不需要停留在 CMOS缩小曲线上，TSV因而呈现出强烈的经济驱动力。例如，通过消除水平 连线的信号延迟和能耗，带有栈式存储器的IC显示出在速度上的1000倍的增加， 和在能耗上的100倍的降低。