[发明专利]预防总线交易碰撞的方法与计算机系统

说明书

技术领域

本发明有关于一种预防总线交易碰撞的机制，特别是有关于一种预防系统管理总线(System Management Bus，SM Bus)以及/或内部整合电路(Inter-Integrated Circuit，I²C)总线产生交易碰撞的机制。

背景技术

系统管理总线(System Management Bus，SM Bus)与内部整合电路(Inter-Integrated Circuit，I²C)总线为系统中连接重要装置的一个接口。SM Bus与I²C总线具有两条可双向传输的线，用以与相连的装置沟通，其包括：一数据线用以传输数据信号以及一时脉线用以传输时脉信号。SM Bus与I²C总线的规格虽由不同的机构所定义，但其传输通讯协议大体相同。一般而言，SM Bus与I²C总线的两条线在无交易进行时，会保持在高逻辑电平，并且在数据传输的过程中，数据信号由高至低或由低至高的逻辑电平转换仅在时脉信号具有高逻辑电平时允许被发生。

由于系统内无论是主装置(Master Device)或副装置(SlaveDevice)，只要是需通过SM Bus或I²C总线进行交易的装置，皆必须要连接到SM Bus或I²C总线，因此系统中可能存在多个可主动触发交易的主装置同时连接到SM Bus或I²C总线。然而，因为各主装置无法得知其它主装置何时会触发交易，因此一旦一个以上主装置同时触发交易，就可能会有交易碰撞的情形发生。有鉴于此，SM Bus与I²C总线的规格定义出侦测交易碰撞的机制。

图1显示SM Bus的数据线与时脉线信号波形图，以及连接到此SM Bus的两主装置的数据线波形图。如图所示，DATA 1代表第一主装置的数据线，DATA 2代表第二主装置的数据线，SDA代表SM Bus的数据线，SCL代表SM Bus的时脉线。根据SMBus规格所定义的侦测交易碰撞机制，触发交易的主装置可根据数据线的电平来仲裁(arbitration)是否夺得SM Bus的使用权。因此，当时脉信号具有高逻辑电平并且主装置的数据信号具有低逻辑电平时，则该主装置夺得SM Bus的使用权。如图1所示，第一主装置与第二主装置可持续于第一时脉CK1、第二时脉CK2、第三时脉CK3等时间判断其数据线电平。直到第三时脉CK3时，由于第一主装置的数据信号在时脉信号具有高逻辑电平时具有高逻辑电平，因此第一主装置可判断出其已丧失SMBus的使用权。

然而，这种仲裁机制会导致没有交易碰撞处理能力的主装置产生数据错误。如图1所示，在第三时脉CK3时，由于第二主装置的数据信号在时脉信号具有高逻辑电平时具有低逻辑电平，因此第二主装置获得SM Bus的使用权。另一方面，由于此时第一主装置的数据信号在时脉信号具有高逻辑电平时具有高逻辑电平，因此第一主装置丧失SM Bus的使用权。但是，图1所示的DATA1其在CK3之后仍具有高逻辑电平有可能是指有效数据正在传输的信号波形，而非其交易完成的信号波形。即是说，当第二主装置获得SM Bus的使用权，此时第一主装置的交易可能仍未完成。若第一主装置没有相应的处理交易碰撞的机制，则第一主装置就会产生数据错误，更可能造成系统产生严重问题。因此，需要一种全新的交易碰撞预防机制，用以进一步预防SM Bus或I²C总线的交易碰撞。

发明内容

本发明提供一种预防总线交易碰撞的方法，包括：通过一第一主装置的一侦测引脚侦测一总线的一第一交易的一开始阶段，其中第一交易由耦接至总线的一第二主装置驱动，且由该第二主装置自动定期地触发；当该侦测引脚侦测到开始阶段时，等待一既定时间，其中第一交易在该既定时间内完成；以及在该既定时间后驱动第一主装置的一第二交易，在该第一交易完成之前，该第一主装置不驱动该第二交易。