[发明专利]集成电路器件

说明书

技术领域

本发明涉及一种具有内置式单片电路温度传感器的集成电路器件。本发明能够特别适合应用于具有在半导体工艺中制作的温度传感器的半导体集成电路器件。

背景技术

近来，为了防止集成电路器件中的器件热击穿并为了稳定诸如晶体振荡器之类的依赖于温度特性的器件的工作过程，对监视集成电路器件的工作温度的要求日益加剧，这些器件都设置在集成电路器件中。

关于这一点，例如，日本专利JP特开平1-302849公开了一种通过升高温度而保护半导体集成电路器件中的LSI(大规模集成电路)免受热击穿的技术，即通过在与LSI相同的衬底上设置温度传感器，在由温度传感器检测的温度超出预定值时，确定LSI异常过热，并随后关闭LSI。

例如，日本专利JP特开平9-229778中提出了一种使用寄生pn结二极管作为这种温度传感器的技术。图1是图示具有日本专利JP特开平9-228778中描述的温度传感器的传统半导体集成电路器件的横向剖视图，图2所示的等效电路图图示出图1所示半导体集成电路器件的温度传感器部分。

如图1所示，这种传统半导体温度传感器21包括P型硅衬底PSub以及形成在该P型硅衬底PSub上的多层布线层M21。多层布线层M21是多个布线层的叠层以及多个交替层叠的绝缘层。半导体集成电路器件21设有：逻辑电路部分2，其形成在P型硅衬底PSub的顶表面和多层布线层M21的预定区域；以及温度传感器部分23，其形成在P型硅衬底PSub的顶表面所在区域和没有形成逻辑电路部分2的多层布线层M21上。

CMOS(补偿金属氧化物半导体)电路4，例如，设置在逻辑电路部分2中。在CMOS电路4中，N势阱NW1和P势阱PW1以彼此相邻的方式形成在P型硅衬底PSub的顶表面上。在N势阱NW1的顶表面上，形成彼此隔开的两个P⁺扩散区P1和P2作为源/漏区。在P势阱PW1的顶表面上，形成彼此隔开的两个N⁺扩散区N1和N2作为源/漏区。在N势阱NW1的P⁺扩散区P1和P2之间形成沟道区5，而在P势阱PW1的N⁺扩散区N1和N2之间形成沟道区6。

栅极绝缘层(未示出)设置在多层布线层M21的所在区域，该多层布线层M21包括直接叠置在沟道区5和6上，而例如多晶硅的栅极G1和G2分别设置在直接叠置在沟道区5和6上的区域中。栅极G1和G2共同连接至栅极端子Vg。沟道区5、作为源/漏区的P⁺扩散区P1和P2、栅极绝缘层和栅极G1形成P型MOS晶体管。沟道区6、作为源/漏区的n⁺扩散区N1和N2、栅极绝缘层和栅极G2形成N型MOS晶体管。

通路V1以连接至P⁺扩散区P1的方式设置在多层布线层M21中的P⁺扩散区上，而布线W1以连接至通路V1的方式设置在通路V1上。通路V2以连接至布线W1的方式设置在布线W1上，而电源电势布线Vcc以连接至通路V2的方式设置在通路V2上。于是，P⁺扩散区P1通过通路V1、布线W1和通路V2连接至电源电势布线Vcc。

通路V3以连接至P⁺扩散区P2的方式设置在多层布线层M21的P⁺扩散区P2上，而通路V4以连接至N⁺扩散区N1的方式设置在N⁺扩散区N1上。布线W2以连接至通路V3和V4的方式设置在通路V3和V4上。通路V5以连接至布线W2的方式设置在布线W2上，而布线W3以连接至通路V5的方式设置在通路V5上。于是，P⁺扩散区P2和N⁺扩散区N1通过通路V3和V4、布线W2和通路V5连接至布线W3。

进一步地，通路V6以连接至N⁺扩散区N2的方式设置在多层布线层M21的N⁺扩散区N2上，而布线W4以连接至通路V6的方式设置在通路V6上。通路V7以连接至布线W4的方式设置在布线W4上，而接地电势布线GND以连接至通路V7的方式设置在通路V7上。于是，N⁺扩散区N2通过通路V6、布线W4和通路V7连接至接地电势布线GND。