[发明专利]半导体装置的制造方法无效
申请号: | 200810190204.0 | 申请日: | 2008-12-26 |
公开(公告)号: | CN101471249A | 公开(公告)日: | 2009-07-01 |
发明(设计)人: | 松泽勇介 | 申请(专利权)人: | 精工爱普生株式会社 |
主分类号: | H01L21/20 | 分类号: | H01L21/20;H01L21/335;H01L21/762;H01L21/84 |
代理公司: | 中科专利商标代理有限责任公司 | 代理人: | 李贵亮 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 装置 制造 方法 | ||
1.一种半导体装置的制造方法,包括:
在半导体基板上形成第一半导体层的工序;
在所述第一半导体层上形成第二半导体层的工序;
对所述第二半导体层以及所述第一半导体层进行蚀刻,从而形成贯通所述第二半导体层以及所述第一半导体层的第一沟槽的工序;
在所述第一沟槽内形成支承体的工序;
对所述第二半导体层进行蚀刻,从而形成使所述第一半导体层露出的第二沟槽的工序;
通过借助所述第二沟槽对所述第一半导体层进行蚀刻,从而在所述第二半导体层和所述半导体基板之间形成空洞部的工序;
在所述空洞部内形成半导体膜的工序;和
对所述半导体膜进行热氧化的工序。
2.如权利要求1所述的半导体装置的制造方法,其特征在于,
形成所述半导体膜的工序是按照掩埋所述空洞部的所述第一沟槽侧的端部且在所述空洞部的中心部残留间隙的方式在所述空洞部内形成所述半导体膜的工序。
3.如权利要求1或者2所述的半导体装置的制造方法,其特征在于,
在形成所述空洞部的工序和形成所述半导体膜的工序之间还包含:分别对面向所述空洞部的内部的所述半导体基板的表面和所述第二半导体层的背面进行热氧化而形成基底氧化膜的工序,
在形成所述半导体膜的工序中,在形成有所述基底氧化膜的所述空洞部内形成该半导体膜。
4.如权利要求3所述的半导体装置的制造方法,其特征在于,
当设所述空洞部的空洞宽度为W1,设在形成了所述基底氧化膜之后残留于所述空洞部的间隙的最大空隙宽度为W2时,
将分别形成于所述空洞部的上下的所述基底氧化膜的膜厚目标值Tox设定成与所述W1相同的大小,
并且将分别形成于所述空洞部的上下的所述半导体膜的膜厚目标值Tdepo设定成在(W2—50)/2>Tdepo>W2/4的范围内。
5.如权利要求1~4中任意一项所述的半导体装置的制造方法,其特征在于,
所述半导体膜是非晶态结构的半导体膜。
6.如权利要求1~4中任意一项所述的半导体装置的制造方法,其特征在于,
所述半导体膜是多晶结构的半导体膜。
7.如权利要求5所述的半导体装置的制造方法,其特征在于,
在形成所述半导体膜的工序和对所述半导体膜进行热氧化的工序之间还包含:对所述非晶态结构的半导体膜实施热处理,以将该半导体膜多晶化的工序。
8.如权利要求1~7中任意一项所述的半导体装置的制造方法,其特征在于,
所述半导体膜是硅。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于精工爱普生株式会社,未经精工爱普生株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810190204.0/1.html,转载请声明来源钻瓜专利网。
- 上一篇:静电夹盘和基板温度调节固定装置
- 下一篇:等离子体显示板及其制造方法
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造