[发明专利]对非控制流指令减少分支检验

权利要求书

1.一种执行指令的微处理器，其中该微处理器取一组指令，所述指令包括至少一个控制流指令和至少一个非控制流指令，该微处理器包括：

控制指令标识单元，其存储控制指令标识信息，所述控制指令标识信息标识已取指令组中该至少一个非控制流指令；

分支预测单元，其检验对应于该至少一个控制流指令的分支预测信息，并且不检验对应于该至少一个非控制流指令的分支预测信息。

2.如权利要求1所述的微处理器，其中分支预测单元包含分支历史表。

3.如权利要求1所述的微处理器，其中分支预测单元包含分支目标缓冲器。

4.如权利要求1所述的微处理器，其中微处理器是并行取该组指令的超标量处理器。

5.如权利要求1所述的微处理器，其中微处理器根据包括多个阶段的流水线执行指令，其中分支预测单元在该多个阶段的第一阶段检验分支预测信息，该微处理器进一步包括：

指令高速缓存，在流水线的该第一阶段中从所述指令高速缓存中取出该组指令。

6.如权利要求5所述的微处理器，进一步包括存储控制指令标识信息的指令高速缓存标签数组，其中该控制指令标识信息标识该至少一个控制流指令，其中控制指令标识单元从指令高速缓存标签数组中接收控制指令标识信息。

7.如权利要求6所述的微处理器，进一步包括至少一个解码器，其对指令进行解码以产生控制指令标识信息，其中指令高速缓存标签数组从该至少一个解码器接收该控制指令标识信息。

8.如权利要求5所述的微处理器，其中该控制指令标识单元预测该指令高速缓存的地址。

9.如权利要求8所述的微处理器，其中该微处理器使用程序计数器对指令高速缓存进行访问，其中该微处理器进一步包括：

比较单元，其对程序计数器的至少一部分同由控制指令标识单元预测的地址进行比较。

10.如权利要求9所述的微处理器，其中

当程序计数器的该至少一部分同由控制指令标识单元预测的地址匹配时，分支预测单元检验对应于该至少一个控制流指令的分支预测信息，并且不检验对应于该至少一个非控制流指令的分支预测信息。

11.在执行指令的微处理器中，检验分支预测信息的方法，该方法包括：

取一组指令，包括至少一个控制流指令和至少一个非控制流指令；

对应于该至少一个控制流指令检验分支预测单元的分支预测信息，对应于该至少一个非控制流指令不检验分支预测单元的分支预测信息。

12.如权利要求11所述的方法，进一步包括：

预解码该组指令，以产生标识该至少一个控制流指令和该至少一个非控制流指令的控制指令标识信息。

13.如权利要求12所述的方法，进一步包括：

在指令高速缓存标签数组中存储该控制指令标识信息。

14.如权利要求12所述的方法，进一步包括：

在控制指令标识单元中存储该控制指令标识信息。

15.如权利要求11所述的方法，进一步包括：

访问指令高速缓存，以取出该组指令；

在访问该指令高速缓存的同时，访问存储控制指令标识信息的控制指令标识单元，所述控制指令标识信息标识该至少一个控制流指令和该至少一个非控制流指令；以及

在访问指令高速缓存的同时，基于控制指令标识信息检验分支预测单元。