[发明专利]一种实时时钟电路

权利要求书

1、一种实时时钟电路，包括时钟芯片(1)，所述时钟芯片(1)设有主电源引脚V_DD、电池引脚V_BAT和接地引脚V_SS，其特征在于，还包括第一二极管(21)、第二二极管(22)和第一法拉电容(31)；

所述第一二极管(21)与第二二极管(22)串联，所述第一二极管(21)的正极与外部主用电源V_CC连接，所述第二二极管(22)的负极与时钟芯片(1)的主电源引脚V_DD连接；所述电池引脚V_BAT与主电源引脚V_DD连接；

所述第一法拉电容(31)的正极连接第一二极管(21)的负极，其负极与地连接，所述接地引脚V_SS与地连接。

2、如权利要求1所述的实时时钟电路，其特征在于，还包括有第二法拉电容(32)、第一电容(41)和第二电容(42)；

所述时钟芯片(1)还设有串行时钟输入引脚SCL、串行数据输入/输出引脚SDA、方波/输出驱动器引脚SQW/OUT和晶体引脚X₁、X₂；

所述串行时钟输入引脚SCL和串行数据输入/输出引脚SDA分别串联一电阻与外部主用电源V_CC连接；

所述晶体引脚X₁依次串联第二法拉电容(32)、第一电容(41)后与地连接；在所述第二法拉电容(32)的正极与地之间连接一第二电容(42)；

所述晶体引脚X₂与第二法拉电容(32)的负极连接。

3、如权利要求1所述的实时时钟电路，其特征在于，通过所述主电源引脚V_DD和接地引脚V_SS输入5v直流电源V_CC。

4、如权利要求1所述的实时时钟电路，其特征在于，所述电池引脚V_BAT接入一个3v电池。

5、如权利要求2所述的实时时钟电路，其特征在于，所述晶体引脚X₁、X₂分别为标准32.768KHz石英晶体的连接端。

6、如权利要求1所述的实时时钟电路，其特征在于，所述第一法拉电容(31)的电容为0.33法拉。

7、如权利要求1所述的实时时钟电路，其特征在于，所述时钟芯片(1)包括振荡器和分频器模块(11)、方波输出模块(12)、电源控制模块(13)、串行总线接口模块(14)、控制逻辑模块(15)、地址寄存器(16)、时钟寄存器(17)和用户寄存器(18)；

所述振荡器和分频器模块(11)分别与方波输出模块(12)和时钟寄存器(17)连接，由振荡器和分频器模块(11)引出晶体引脚X₁和晶体引脚X₂；

所述方波输出模块(12)与控制逻辑模块(15)连接，由方波输出模块(12)引出方波/输出驱动器引脚SQW/OUT；

所述电源控制模块(13)分别与各模块及各存储器连接，为各模块、各存储器提供电压，由电源控制模块(13)引出主电源引脚V_DD、电池引脚V_BAT和接地引脚V_SS；

所述串行总线接口模块(14)分别与控制逻辑模块(15)和地址寄存器(16)连接，由串行总线接口模块(14)引出串行时钟输入引脚SCL和串行数据输入/输出引脚SDA；

所述地址寄存器(16)还与用户寄存器(18)连接。

8、如权利要求7所述的实时时钟电路，其特征在于，所述用户寄存器(18)为带备用电池的56字节非易失性寄存器。