[发明专利]光学临近修正的测试方法及光掩模版制造方法

说明书

技术领域

本发明涉及半导体器件的制造领域，尤其涉及光学临近修正的测试方法 及光掩模版制造方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件为了达到更快的运算速度、 更大的资料存储量以及更多的功能，半导体芯片向更高集成度方向发展；而 半导体芯片的集成度越高，半导体器件的临界尺寸(Critical Dimension，CD) 越小。在90nm工艺条件下，超大规模集成电路应用的CD已经进入到几十到几 百纳米的范围。

光学临近修正(Optical Proximity Correction，OPC)方法是预先修正光掩 膜上的图形，例如在光掩膜上使用亚衍射极限辅助散射条(Sub-Resolution Assist Feature，SRAF)作为辅助图形的方法。具体如专利号为95102281.4的 中国专利所公开的技术方案，如图1所示，在光学临近修正软件的电路布局图 1中，在相邻的待曝光电路图形10之间加入一个待曝光辅助图形15，其中待曝 光辅助图形15与待曝光电路图形10平行，待曝光辅助图形15为亚衍射极限辅 助散射条，用以减弱通过相邻待曝光电路图形10之间的光强度；然后再将在 OPC软件中设计好的待曝光电路图形10和待曝光辅助图形15一起输入至光掩 膜制造设备中，设备会根据输入的待曝光电路图形10和待曝光辅助图形15大 小和位置自动在光掩膜上用铬层或移相器形成电路图形和辅助图形。这里的 待曝光辅助图形15的尺寸依待曝光电路图形10而定，一般宽为20nm至45nm， 长为80nm至120nm，待曝光辅助图形15的宽度为待曝光电路图形10宽度的 2/5至4/5，长度大概为相邻待曝光电路图形10的间距减去待曝光辅助图形15宽 度的2至3倍。由于光掩膜上的辅助图形反映到半导体衬底上时，由于光掩膜 上的辅助图形尺寸小于光刻机的解析度，因此在半导体衬底上不会形成对应 于辅助图形的光刻胶膜图形，这种加入亚衍射极限辅助散射条的方法很适合 用来修正相对孤立的图形使其显得更为密集，增加孤立的图形曝光后的景深 (Depth Of Field，DOF)而提高微影的质量，同时密集的图形结构可大幅增 加制程的自由度。

现有技术中，一些辅助线条无法在光掩模版上成像，导致被曝光图形的 光学环境均一性下降。

发明内容

本发明所要解决的技术问题是：如何确定辅助线条在光掩模版上可以成 像的最小长宽比。

为解决上述技术问题，根据本发明的一个方面，提供一种光学临近修正 的测试方法，包括步骤：形成曝光辅助线条；获取能在光掩模版上成像的辅 助线条的长宽比；将上述长宽比中最小的一个作为辅助线条在光掩模版上能 够成像的最小长宽比。

可选地，所述获取能在光掩模版上成像的辅助线条的方法包括步骤：若 所述辅助线条在光掩模版上可以成像，则减小辅助线条的长宽比直至辅助线 条在光掩模版上不能成像；若所述辅助线条在光掩模版上不能成像，则增大 辅助线条的长宽比直至辅助线条在光掩模版上可以成像。

可选地，所述减小辅助线条的长宽比或增大辅助线条的长宽比的方式为 阶跃式。

可选地，所述形成曝光辅助线条的步骤，是形成具有不同长宽比的辅助 线条。

可选地，通过模拟或实际曝光的方法来获取能在光掩模版上成像的辅助 线条。

可选地，当辅助线条的宽度为20nm时，所述最小长宽比为4:1。

可选地，当辅助线条的宽度为25nm时，所述最小长宽比为3.2:1。

可选地，当辅助线条的宽度为30nm时，所述最小长宽比为4:1。

可选地，当辅助线条的长度为80nm时，所述最小长宽比为3.2:1。

可选地，当辅助线条的长度为120nm时，所述最小长宽比为4:1。

根据本发明的另一方面，还提供一种光掩模版制造方法，包括步骤：形 成具有辅助线条的测试曝光图形；获取能在光掩模版上成像的辅助线条的长 宽比；将上述长宽比中最小的一个作为辅助线条在光掩模版上能够成像的最 小长宽比；设置所述测试曝光图形中所有辅助线条的长宽比大于所述最小长 宽比，形成被曝光图形；将所述被曝光图形转移至光掩模版。