[发明专利]晶圆及制作方法、系统级封装结构及封装方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及晶圆及制作方法、系统级封装结构及封装方法。

背景技术

随着便携式电子元件变得越来越小，必须缩小电子元件的半导体封装的尺寸。为了达到上述目的，广泛的使用系统级封装技术，其理由是因为系统级封装技术可增加半导体封装的容量。

系统级封装(system in package，SIP)在一个半导体封装结构内不仅可以组装多个芯片，还可以将不同类型的器件和电路芯片叠在一起，构建成更为复杂的、完整的系统，如申请号为200710127363的中国专利申请中所提供的技术方案。

系统级封装技术的优越性包括：可提供更多新功能，多种工艺兼容性好，灵活性和适应性强，成本低，易于分块测试，以及开发周期较短等。系统级封装采用近十年来快速发展的倒装焊技术，与引线键合相比，倒装焊技术具有直流压降低、互连密度高、寄生电感小、热特性和电学性能好等优点，但费用较高。

现有进行系统级封装的工艺如图1至图3所示。参考图1，提供一晶圆10，所述晶圆10的第一表面上包含焊盘14；在晶圆10上形成第一氧化硅层112；在第一氧化硅层112上用旋涂法形成第一光刻胶层(未图示)，通过曝光、显影工艺，在第一光刻胶层上定义出通孔图形；以第一光刻胶层为掩膜，沿通孔图形刻蚀第一氧化硅层112和晶圆10，形成通孔15，所述刻蚀方法为干法刻蚀或湿法刻蚀；灰化法去除第一光刻胶层后，在第一氧化硅层112上形成第二光刻胶层(未图示)，通过曝光、显影工艺，在第二光刻胶层上定义出金属连接点阵列图形；以第二光刻胶层为掩膜，沿金属连接点阵列图形刻蚀第一氧化硅层112至露出晶圆10，形成金属连接点阵列开口16。

如图2所示，用热氧化法或化学气相沉积法在通孔15内侧形成绝缘介质层12，所述绝缘介质层12的材料为氧化硅等；然后，在第一氧化硅层112及晶圆10上形成导电层13，并且导电层13填充满通孔15及金属连接点阵列开口16，所述通孔15内的导电层13通过金属连接点阵列开口16内的导电层13与焊盘14电连接；平坦化导电层13至露出第一氧化硅层112，所述平坦化工艺为化学机械抛光法；将晶圆10的第二表面进行减薄至使通孔15穿透晶圆10，所述减薄的方法为化学机械抛光法，其中第二表面与第一表面为相对面；在晶圆10的第二表面用化学气相沉积法形成第二氧化硅层111；对第二氧化硅层111进行刻蚀露出通孔15内的导电层13。

如图3所示，将用上述方法处理过的几片晶圆进行依次垒叠封装，即：将第一晶圆10a金属连接点阵列开口内的导电层13a与第二晶圆10b通孔内的导电层13b进行回流焊接，使第一晶圆10a与第二晶圆10b电导通，并且使用阳极键合法或粘胶法将第一晶圆10a的第一氧化硅层11a2与第二晶圆10b的第二氧化硅层11b1进行键合；然后，再于第二晶圆10b上放置第三晶圆10c，并将第二晶圆10b金属连接点阵列开口内的导电层13b与第三晶圆10c通孔内的导电层13c进行回流焊接，使第二晶圆10b与第三晶圆10c电导通，并且使用阳极键合法或粘胶法将第二晶圆10b的第一氧化硅层11b2与第三晶圆10c的第二氧化硅层11c1进行键合。

现有技术在进行系统级封装过程中，由于焊盘区域与通孔区域是分立的，使占用面积增大，进而增大了封装的尺寸，提高了成本。

发明内容

本发明解决的问题是提供一种晶圆及制作方法、系统级封装结构及封装方法，防止封装尺寸增大，用料成本提高。

为解决上述问题，本发明提供一种晶圆的制作方法，包括：提供晶圆，所述晶圆的第一表面上形成有焊盘及露出焊盘的第一氧化硅层，焊盘上形成有金属层，晶圆内包含有与焊盘电连接的金属连线层；减薄晶圆的第二表面，所述第一表面与第二表面为相对面；在晶圆的第二表面上形成第二氧化硅层，在第二氧化硅层及晶圆中形成露出金属连线层的通孔；在通孔内填充满导电层。

可选的，所述第一氧化硅层的厚度为500埃～10000埃。形成第一氧化硅层的方法为化学气相沉积法。

可选的，所述第二氧化硅层的厚度为500埃～10000埃。形成第二氧化硅层的方法为热氧化法或化学气相沉积法。

可选的，减薄晶圆的方法为化学机械抛光法。

可选的，形成通孔的方法为干法刻蚀法或湿法刻蚀法。

可选的，晶圆内还包括将焊盘与金属连线层连通的导电插塞。

可选的，焊盘还包括与相邻晶圆通孔内导电层连接的延长部分。

可选的，金属连线层还包括与本晶圆通孔内导电层连接的延长部分。