[发明专利]模拟开关电路

说明书

【技术领域】

本发明涉及一种CMOS工艺模拟开关，尤其涉及一种低导通阻抗的 模拟开关电路。

【背景技术】

在集成电路设计中，模拟开关经常用于信号传输过程中的路径切换。 最常用的用法是采用时钟信号控制模拟开关的通断，从而使输入端的输入信 号周期性的从输出端导出。一般希望在信号传输过程中，其衰减尽可能的小。 反映到模拟开关上，就是输入信号的电压在经过开关后，压降较低，这一般 通过尽可能降低模拟开关的导通阻抗来实现。

如图1所示，这是现有的一种标准CMOS工艺模拟开关电路，其基本 结构是NMOS与PMOS并联设置，源漏两极分别作为信号输入端和输出端， 而栅极共同连接控制信号端。很明显，整个电路的导通阻抗Ron由单个MOS 的Rds决定，而Rds的计算公式如下：

Rds=LK*W*(Vgs-VTH-Vds)]]>

其中W/L是MOS管的宽长比，与Rds为反比关系，所以只要增大管子的宽 长比就可以降低其导通阻抗，而W对应着器件的沟道宽度，直接增大器件 的尺寸便可以获得降低Rds的效果，这也是通常的作法。然而扩大MOS器件 的尺寸，必然会导致集成度的下降，能耗增加等一系列副作用，所以单纯的 增大器件尺寸的作法具有很大局限性。所以需要通过其他方法从电路设计上 降低模拟开关导通阻抗，且不影响其它参数性能。

【发明内容】

本发明的技术目的在于提供一种模拟开关的电路设计，具备低导通阻抗 的性能，以解决单纯增大器件尺寸在降低阻抗的同时所产生的局限性。

本发明所述的模拟开关电路，包括两个增强型MOS开关管(P3)和(N1)， 并联设置，两者源极共同作为输入端，漏极共同作为输出端；开关管(P3)的 衬底并联两个传输管，通过传输管(P1)连接电源电平(VDD)，通过传输管 (P2)连接开关管的输入端；开关管和传输管的栅极均连接控制端。开关管 (P3)和开关管(N1)在接收控制端电平信号时，开闭状态总是相同。而传 输管(P1)和传输管(P2)在接收控制端电平信号时，开闭状态总是相反。

开关管(P3)在关闭时，传输管(P1)导通，P3衬底连接电源电平(VDD)， 开关管(P3)在导通时，传输管(P2)导通，P3衬底连接开关管的输入端。

本发明所述模拟开关电路在模拟开关导通和关闭状态下，开关管的衬底 分别连接其源极以及电源高电平，这样使得模拟开关关闭时，开关管的衬偏 电压最高，而导通时，衬偏电压为零降低了开关管的阈值电压Vth，达到降 低MOS管的阻抗Rds的目的，从而进一步降低整个模拟开关的导通阻抗Ron。

【附图说明】

图1为现有的一种标准CMOS工艺模拟开关电路；

图2为本发明所述模拟开关电路的电路示意图；

【具体实施方式】

下面结合说明书附图对本发明的一个具体实施例作详细说明。

先看现有技术中模拟开关电路的MOS管阻抗公式：

Rds=LK*W*(Vgs-VTH-Vds)]]>