[发明专利]集成低压低电容TVS器件及其制作方法

说明书

技术领域

本发明涉及一种防ESD保护电路中的集成低压低电容TVS器件及其制作方法，尤其涉及一种电容值要求在5pF以内的集成低压低电容TVS器件。

背景技术

低压低电容TVS器件，特别是保护电压小于5V的TVS器件，在集成电路ESD保护领域应用前景极为广泛，

但是随着电路工作频率和带宽的不断升高，要求TVS器件的电容更低。为了降低器件电容，目前最为常见的降容方法是将一个或多个低电容二极管与一个TVS器件串联，来实现单向低电容过压保护器件。

低电容TVS的电容值可以表示为：

CT=CDiod+CTVSCDiod·CTVS≈1+CTVS/CDiodCTVS]]>

可见瞬态抑制二极管(TVS)的电容值主要是由低电容二极管的电容值决定的，因此，为了能够有效地降低TVS电容，二极管结构选择电容值较低的PIN二极管，这种二极管由于中间增加了一层本征层，可以近似为两个突变结电容串联，因此电容值很低，一般电容值可以降低到5pF，甚至可以达到2.5pF。

由于硅集成工艺及成品率的原因，目前一体集成的低压低电容TVS很难制作，一般采用分离器件集成封装的形式，即：TVS和PIN二极管一般通过两套版图和工艺制作，然后再封装在一起，是将分立的二极管和TVS封装在一起实现低电容TVS。这种集成技术存在成本高的缺点，由于两个器件是分开制作的，需要两套光刻掩膜版以及各自的工艺完成，因此封装尺寸会比较大、器件成本较高。并且器件特性还会受到器件之间的连接导线材料性质的影响。

发明内容

本发明所要解决的技术问题在于提供一种集成低压低电容TVS器件，改变传统TVS器件的集成方式，通过埋层工艺制作的悬浮隔离墙实现低电容二极管和低压TVS管的电隔离，并且将两个器件连接在一起。

本发明所要解决的另一技术问题在于提供上述集成低压低电容TVS器件的制作方法。

本发明解决上述技术问题所采取的技术方案是：一种集成低压低电容TVS器件，由低电容二极管和低压TVS管串联构成，所述的二极管通过N+隔离墙和P型埋层与TVS管悬浮隔离，其中：

所述的TVS管自上而下依次由N+发射区、P+基区、P-基区、N+埋层和N型衬底构成；

所述的二极管自上而下依次由P+基区、P-外延层、N+埋层构成；

在N型衬底上设置P型埋层作为N+隔离墙与衬底的隔离层，N+隔离墙与二极管N+埋层相连构成二极管N+隔离区，该N+隔离区通过一跨接金属层与TVS管N+发射区电连接，二极管的P+基区上设金属层，构成单向低压低电容TVS器件。

为了实现TVS与低电容二极管的电隔离，本发明提出了一种悬浮隔离工艺技术，通过P型埋层，实现了墙与衬底的隔离。

由于工艺中的上反及自掺杂对TVS管基区宽度的影响，TVS管的基区宽度难以控制，为了保证TVS管的有效基区宽度，本发明提出了一种带有N+埋层的五层结构的TVS器件，并选用扩散系数较小的锑元素作为TVS管N+埋层的注入杂质。

在上述方案的基础上，所述的TVS管N+埋层与二极管N+埋层的间距不小于10μm，该间距用于设置悬浮隔离墙和P型埋层。

在上述方案的基础上，为了降低器件的寄生电容，P型埋层采用了两次掺杂工艺，所述的P型埋层环绕N+隔离墙四周设有二层埋层，包括与N型衬底相接的下层P-埋层和上层P+埋层，下层P-埋层的硼元素掺杂浓度低于上层P+埋层的掺杂浓度。