[发明专利]形成钝化层窗口工艺中引入电荷的测试方法

说明书

【技术领域】

本发明涉及集成电路制造领域，尤其涉及形成钝化层窗口工艺中引入电荷的测试方法。

【背景技术】

在集成电路制造领域，一些工艺手段很容易在晶体管的表面引入电荷。例如工艺线上经常采用等离子体作为辅助手段进行工艺加工，例如可以将等离子应用于腐蚀、沉积，灰化(ashing)等工艺中，相应地形成等离子体刻蚀、等离子体辅助气相沉积以及等离子体灰化工艺等。上述采用等离子辅助的手段进行加工的工艺过程中，由于等离子是一种电离状态的物质，因此在经过芯片表面的过程中会在芯片上引入电荷。

平面工艺引入电荷容易导致芯片表面的晶体管以及其他结构带有额外的静电荷。这些引入的电荷有可能会破坏晶体管的电学性能。尤其是栅极的金属层如果带有额外的静电荷，就会影响晶体管栅极下方导电沟道的工作状态，从而导致漏电流增大和阈值电压漂移，影响晶体管的正常工作。

对于芯片的顶层金属(TM：Top Metal)形成金属引线之后，需要在顶层金属层的表面形成覆盖芯片表面的钝化层以保护芯片的表面，并在钝化层与顶层金属层相对应的位置通过刻蚀的方法形成窗口，以露出顶层金属层的表面用于焊接金属引线。在上述的工艺过程中，由于需要采用等离子刻蚀工艺形成钝化层窗口，并且要采用等离子体灰化工艺去光刻胶，因此会通过裸露的顶层金属层在芯片中引入电荷，从而影响晶体管的正常工作。

【发明内容】

本发明所要解决的技术问题是，提供一种形成钝化层窗口工艺中引入电荷的测试方法。

为了解决上述问题，本发明提供了一种形成钝化层窗口工艺中引入电荷的测试方法，包括如下步骤：提供半导体衬底，所述半导体衬底表面布置有多个相同的晶体管，所述多个相同的晶体管被金属与介电层的叠层所覆盖；于所述金属与介电层的叠层中形成多个电荷收集装置，所述电荷收集装置由导电材料构成，每一个所述电荷收集装置电学连接至不同的晶体管的栅极；于金属与介电层的叠层表面形成钝化层，所述钝化层由绝缘材料构成，且覆盖所述多个电荷收集装置；于钝化层中形成钝化层窗口，所述钝化层窗口形成于电荷收集装置的上方，以暴露出部分所述电荷收集装置，此步骤中保留至少一个电荷收集装置的表面无钝化层窗口；测试所述半导体衬底表面的晶体管的电学特性；比较晶体管之间电学特性测试结果的差别，以评价形成钝化层窗口工艺中引入电荷对晶体管电学特性的影响。

作为可选的技术方案，所述电荷收集装置形成于金属与介电层的叠层中的顶层金属层中。

作为可选的技术方案，于所述金属与介电层的叠层中形成三个以上的电荷收集装置。

作为可选的技术方案，于电荷收集装置的上方形成两个以上的钝化层窗口，且所述钝化层窗口具有不同的窗口面积。

作为可选的技术方案，进一步包括：在制作电荷收集装置的步骤中，制作与电荷收集装置相配合的焊盘以及与源极和漏极相配合的焊盘，所述与电荷收集装置相配合的焊盘与衬底电学连接；在制作钝化层窗口的步骤中，于焊盘上方亦形成钝化层窗口，以露出焊盘；在测试晶体管电学特性之前，将电荷收集装置与对应的焊盘以及栅极通过制作金属跳线的方式电学连接；在测试晶体管电学特性之前，将电极连接在晶体管上，包括将欲电学连接至栅极的电极通过焊盘连接在晶体管的栅极上。

作为可选的技术方案，所述与电荷收集装置相配合的焊盘与衬底之间采用二极管进行电学连接。

作为可选的技术方案，所述焊盘由导电材料构成。

作为可选的技术方案，所述构成电荷收集装置和焊盘的导电材料为金属。

作为可选的技术方案，所述构成钝化层的绝缘材料选自与由氧化硅、氮化硅以及氮氧化硅所组成的群组中。

作为可选的技术方案，所述形成钝化层窗口的工艺中包括等离子刻蚀和等离子体灰化去胶中的一种或两种。

本发明的优点在于，通过制作电荷收集装置，并在部分的电荷收集装置的表面形成钝化层窗口，以测试形成钝化层窗口工艺中引入的电荷对晶体管电学性质的影响。

本发明进一步的优点在于，通过制作多个电荷收集装置，并在其表面形成不同尺寸的钝化层窗口，以测试由不同尺寸的钝化层窗口所引入的电荷对晶体管电学性质的影响的差别。

【附图说明】

附图1所示为本发明提供的形成钝化层窗口工艺中引入电荷的测试方法的具体实施方式的实施步骤流程图；

附图2至附图6所示为本发明提供的形成钝化层窗口工艺中引入电荷的测试方法的具体实施方式的工艺示意图。

【具体实施方式】

下面结合附图对本发明提供的形成钝化层窗口工艺中引入电荷的测试方法的具体实施方式做详细说明。