[发明专利]薄膜晶体管阵列基板的制造方法

说明书

技术领域

本发明涉及一种阵列基板的制造方法，特别是涉及一种薄膜晶体管阵列基板的制造方法。

背景技术

薄膜晶体管液晶显示器(thin film transistor liquid crystal display，TFT-LCD)是目前最被广泛使用的一种平面显示器，它具有低功率、薄形质轻、以及低电压驱动等优点。然而，随着面板设计尺寸的不断增大，信号输送的距离也越来越长，随之带来信号延迟问题。

图1是现有技术的阵列基板的结构示意图，请参见图1，薄膜晶体管设置在一绝缘基板100上，其包括一位于该绝缘基板100上的栅极110、储存电容电极116、一位于该栅极110和该绝缘基板100上的栅极绝缘层120、一位于该栅极绝缘层120上的半导体层130、一位于该半导体层130上的欧姆接触层132、和一位于欧姆接触层132上的源极140与漏极142。通常该栅极110与一提供扫描信号的扫描线(图未示)连接，为降低该扫描信号RC延迟(电阻与电容构成回路所产生的对信号的延迟效果)，需要降低栅极110的电阻，因此业界通常采用铜等低电阻材料制造薄膜晶体管的栅极110。

但是，当采用铜制造栅极110时，因此铜与绝缘基板100间的附着力不佳，容易导致栅极110剥离绝缘基板100。另外，因为薄膜晶体管散热性差，在长时间电信号操作下，其受周围环境温度升高的影响，可能会解离出铜离子，铜离子在电压驱动下会扩散到栅极绝缘层120，甚至进入半导体层130，产生铜污染现象，从而导致薄膜晶体管特性改变，可靠性变差。

为解决上述问题，请参见图2，业界通常采用另外一种方法制造薄膜晶体栅极110，提供一绝缘基板200，在该绝缘基板的表面依序沉积一第一金属层，一第二金属层，一第三金属层作为栅极导电层。该第一金属层的材料是钛，其与绝缘基板具有良好的附着力。该第二金属层的材料是铜，其具有比较低的电阻。该第三金属层的材料是钛，其可以抗铜离子的扩散。

但是，因为铜是不容易刻蚀的金属，其刻蚀速率小于钛的刻蚀速率，当刻蚀第一金属层210、第二金属层212和第三金属层214时，第二金属层被刻蚀掉的金属少，会造成第二金属层212外伸，后续在该栅极上覆盖栅极绝缘层220时，容易在栅极与栅极绝缘层之间产生孔洞222，该孔洞222容易导致栅极绝缘层的断裂，后续在栅极绝缘层上形成源极与漏极时，也会导致源极或漏极的断裂，最终导致所形成的薄膜晶体管失效，降低该薄膜晶体管栅极制造方法的可靠性。

发明内容

本发明所要解决的技术问题是提供一种薄膜晶体管阵列基板的制造方法，解决栅极导电层与绝缘基板附着力的问题。

本发明为解决上述技术问题而采用的技术方案是提供一种薄膜晶体管阵列基板的制造方法，包括在绝缘基板上制作栅极导电层、半导体层、数据导电层和透明电极层，在所述栅极导电层上形成栅极、扫描线和储存电容电极，其中，在制作栅极导电层之前，首先在所述基板上形成沟渠，然后沉积栅极导电层并在所述沟渠中形成栅极，扫描线和储存电容电极。

上述薄膜晶体管阵列基板的制造方法中，所述形成沟渠包括利用一道光罩进行曝光、显影，定义出栅极，扫描线和储存电容电极图形，然后用酸刻蚀形成沟渠。

上述薄膜晶体管阵列基板的制造方法中，所述沉积栅极导电层包括依次沉积第一金属层和第二金属层，然后通过剥离技术暴露沟渠中的栅极，扫描线和储存电容电极。

上述薄膜晶体管阵列基板的制造方法中，所述第一金属层和第二金属层的高度小于所述沟渠的深度，所述第一金属层为低电阻材料金属，所述第二金属层为抗离子扩散的阻挡层。

上述薄膜晶体管阵列基板的制造方法中，所述第一金属层为铜金属，所述第二金属层为钛、钨、铬中的一种或多种组合。

本发明对比现有技术有如下的有益效果：本发明提供的薄膜晶体管阵列基板的制造方法，通过将栅极导电层埋入绝缘基板中，不但可以解决栅极导电层与绝缘基板附着力的问题，而且还可以解决栅极导电层中与不同金属层刻蚀速率不同而引起的孔洞问题。此外，本发明提供的薄膜晶体管阵列基板的制造方法只需使用两种金属层作为栅极导电层，可有效节约稀有金属的使用。

附图说明

图1是现有技术的阵列基板的结构示意图。

图2是另一种现有的阵列基板的结构示意图。

图3a～图3i是本发明的阵列基板制造流程剖面的示意图。

图4是本发明的阵列基板的俯视图。

图中：

100 绝缘基板          110 栅极           116 储存电容电极