[发明专利]PMOS晶体管的制造方法及栅极掺杂的方法无效
| 申请号： | 200810207522.3 | 申请日： | 2008-12-19 |
| 公开（公告）号： | CN101752255A | 公开（公告）日： | 2010-06-23 |
| 发明（设计）人： | 周祖源;刘佑铭 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/28;H01L21/265 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 李丽 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | pmos 晶体管 制造 方法 栅极 掺杂 | ||
1.一种PMOS晶体管的制造方法，其特征在于，包括步骤：
提供N型半导体衬底上具有栅极的半导体结构；
向栅极及栅极两侧的N型半导体衬底进行重掺杂氟化硼和硼，从而在栅极两侧的N型半导体衬底中形成源极区和漏极区；
在源极区、漏极区和/或栅极上形成绝缘硅化物层；
对所述绝缘硅化物层进行退火。
2.根据权利要求1所述的PMOS晶体管的制造方法，其特征在于，在所述半导体结构的栅极两侧的半导体衬底中具有浅掺杂区。
3.根据权利要求2所述的PMOS晶体管的制造方法，其特征在于，在所述绝缘硅化物层进行退火步骤之后进一步包括：
在所述绝缘硅化物层上形成层间绝缘介质层；
对所述绝缘介质层进行刻蚀，形成通孔，在所述通孔的底部暴露源极区、漏极区和/或栅极。
4.根据权利要求3所述的PMOS晶体管的制造方法，其特征在于，在形成通孔步骤之后还进一步包括在通孔的底部形成金属硅化物。
5.根据权利要求4所述的制造方法，其特征在于，所述氟化硼的注入剂量大于等于1E15，所述氟化硼和硼的注入剂量之和为2.4E15至3E15。
6.根据权利要求5所述的PMOS晶体管的制造方法，其特征在于，所述氟化硼的离子注入能量范围为：5keV-15keV。
7.根据权利要求5所述的PMOS晶体管的制造方法，其特征在于，所述硼的离子注入能量范围为：500eV-2keV。
8.根据权利要求5所述的PMOS晶体管的制造方法，其特征在于，
所述退火采用高温快速退火，退火温度为1050℃至1070℃。
9.根据权利要求5所述的PMOS晶体管的制造方法，其特征在于，所述氮化硅层和/或氧化硅层的厚度为200埃至350埃。
10.一种栅极掺杂的方法，其特征在于，包括步骤：
提供N型半导体衬底上具有栅极的半导体结构；
向栅极掺杂氟化硼和硼。
11.根据权利要求10所述的方法，其特征在于，所述氟化硼的剂量大于等于1E15。
12.根据权利要求11所述的方法，其特征在于，所述氟化硼和硼的注入剂量之和为2.4E15至3E15。
13.一种PMOS晶体管的制造方法，其特征在于，包括步骤：
提供N型半导体衬底上具有栅极的半导体结构；
向沿栅极两侧的N型半导体衬底中重掺杂氟化硼和硼。
14.根据权利要求13所述的方法，其特征在于，所述氟化硼的剂量大于等于1E15，所述氟化硼和硼注入剂量之和为2.4E15至3E15。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司，未经中芯国际集成电路制造(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/200810207522.3/1.html，转载请声明来源钻瓜专利网。
- 上一篇：收缩线型图形特征尺寸的方法
- 下一篇：一种LED用封装基板结构及其制作方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
