[发明专利]兼容型数据接口

权利要求书

1.一种兼容型硬件数据接口，其特征在于，所述硬件数据接口包括第一模式单元和组合模式单元；其中，

第一模式单元，用于当第二数据线不传输幅值信号时，所述第一模式单元停止工作；当第二数据线传输幅值信号时，第一数据线传输相位信号，将相位信号和幅值信号组合成有顺序的第一联合信号，并将第一联合信号发送至外部设备；

组合模式单元，用于所述组合模式单元在无时钟信号输入时停止工作；当所述组合模式单元有时钟信号输入时，第一数据线间隔传输相位信号和幅值信号，在每个时钟周期内，根据时钟信号上升沿和下降沿的控制，将第一数据线在上半时钟周期内传输的相位信号、在下半时钟周期内传输的幅值信号对应组合成顺序为相位信号、幅值信号的第二联合信号，以及顺序为幅值信号、相位信号的第三联合信号，从第二联合信号和第三联合信号中选择一个发送至外部设备；

当第二数据线传输幅值信号时，组合模式单元无时钟信号输入，第一模式单元正常工作，组合模式单元停止工作，第一模式单元将两条数据线传输的相位信号和幅值信号组成第一联合信号；

当组合模式单元有时钟信号输入时，第二数据线不传输包括幅值信号的任何信号，第一模式单元停止工作，组合模式单元正常工作，组合模式单元将从一条数据线上提取的相位信号和幅值信号进行组合，得到顺序为相位信号、幅值信号的第二联合信号，或者顺序为幅值信号、相位信号的第三联合信号，并选择第二联合信号或第三联合信号作为输出信号。

2.根据权利要求1所述的硬件数据接口，其特征在于，所述第一联合信号的顺序为相位信号、幅值信号，或者为幅值信号、相位信号。

3.根据权利要求1所述的硬件数据接口，其特征在于，所述上半时钟周期是一个时钟周期内时钟信号的电平值为高电平的半个时钟周期；所述下半时钟 周期是一个时钟周期内时钟信号的电平值为低电平的半个时钟周期；或者，

所述上半时钟周期是一个时钟周期内时钟信号的电平值为低电平的半个时钟周期；所述下半时钟周期是一个时钟周期内时钟信号的电平值为高电平的半个时钟周期。

4.根据权利要求1所述的硬件数据接口，其特征在于，所述数据接口还包括时序同步单元，用于在时钟信号上升沿的控制下，将来自所述组合模式单元的第二联合信号或第三联合信号转发至外部设备。

5.根据权利要求4所述的硬件数据接口，其特征在于，所述时序同步单元包括第一D触发器和第二D触发器；其中，

第一D触发器，用于在时钟信号上升沿的控制下，将来自所述组合模式单元的第二联合信号的相位信号或者第三联合信号的幅值信号发送至外部设备；

第二D触发器，用于在时钟信号上升沿的控制下，将来自所述组合模式单元的第二联合信号的幅值信号或者第三联合信号的相位信号发送至外部设备。

6.根据权利要求1至5中任一项所述的硬件数据接口，其特征在于，所述组合模式单元包括信号提取模块、第二联合模块和选择单元；其中；

信号提取模块，用于所述信号提取模块在无时钟输入时停止工作；当所述信号提取模块有时钟输入时，第一数据线间隔传输相位信号和幅值信号，在每个时钟周期内，根据时钟信号上升沿的控制，提取电平值为高电平的上半周期内第一数据线传输的相位信号；根据时钟信号下降沿的控制，提取电平值为低电平的下半周期内第一数据线传输的幅值信号；或者，

在每个时钟周期内，根据时钟信号下降沿的控制，提取电平值为低电平的上半时钟周期第一数据线传输的相位信号；根据时钟信号上升沿的控制，提取电平值为高电平的下半时钟周期内第一数据线传输的幅值信号；将提取的相位信号和幅值信号发送至第二联合模块；

第二联合模块，用于将来自信号提取模块的相位信号、幅值信号组合成顺序为相位信号、幅值信号的第二联合信号，以及顺序为幅值信号、相位信号的第三联合信号，将第二联合信号和第三联合信号发送至选择单元； 

选择单元，用于根据选择控制信号，从第二联合信号和第三联合信号中选择一个，并将所选择的第二联合信号或第三联合信号发送至外部设备。