[发明专利]存储器单元操作

说明书

技术领域

本发明涉及半导体和半导体存储器装置。更特定来说，在一个或一个以上实施例中 本发明涉及操作存储器装置。

背景技术

存储器装置通常作为内部半导体集成电路提供于计算机或其它电子装置中。存在许 多不同类型的存储器，其中包含随机存取存储器(RAM)、只读存储器(ROM)、动态 随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)和快闪存储器。

快闪存储器装置用作广泛多种电子应用的非易失性存储器。快闪存储器装置通常使 用单晶体管存储器单元，其允许实现高存储器密度、高可靠性和低功率消耗。

快闪存储器的用途包含用于个人计算机的存储器，例如便携式记忆棒和固态驱动器 (SSD)、个人数字助理(PDA)、数码相机、以及蜂窝式电话、便携式音乐播放器(例如， MP3播放器)以及电影播放器。例如基本输入/输出系统(BIOS)的程序代码和系统数 据通常存储在快闪存储器装置中。此信息可用于个人计算机系统和其它电子装置中。

两种常见类型的快闪存储器阵列结构是“与非(NAND)”和“或非(NOR)”结构， 如此称谓是由于其每一者的基本存储器单元配置的逻辑布置形式。存储器阵列的浮动栅 极存储器单元通常布置成矩阵。阵列的一“行”中的每一浮动栅极存储器单元的栅极耦 合到存取线(其一实例是“字线”)。在或非结构中，阵列的一“列”的每一存储器单元 的漏极耦合到数据线(其一实例是“位线”)。在与非结构中，个别存储器单元的漏极不 直接耦合到位线。而是，阵列的存储器单元在源极线与位线之间源极到漏极地串联耦合 在一起。

通过行解码器选择耦合到一行浮动栅极存储器单元的栅极的字线而启动所述行浮 动栅极存储器单元来存取或非结构浮动栅极存储器阵列。所述行选定存储器单元接着通 过取决于特定单元编程到的状态引起不同的电流流动而将其数据值置于位线上。

同样通过行解码器选择耦合到一行存储器单元的栅极的字线而启动所述行存储器 单元来存取与非结构存储器阵列。将高偏置电压施加于选择门漏极线SG(D)。另外，耦 合到每一群组的未选定存储器单元的栅极的字线经驱动(例如，以Vpass)以将每一群 组的未选定存储器单元作为通过晶体管操作，使得其以不受其存储的数据值限制的方式 通过电流。电流接着从源极线通过每一串联耦合群组流动到列位线，仅受到每一群组的 选定存储器单元的限制。这将所述行选定存储器单元的当前编码数据值置于位线上。

可将存储器单元编程为既定状态。也就是说，可将电荷置于存储器单元的浮动栅极 上或从存储器单元的浮动栅极移除电荷，以使单元处于若干编程状态。举例来说，单电 平单元(SLC)可表示两种编程状态之一(例如，1或0)。当表示对应于正从浮动栅极 移除电荷的编程状态时，存储器单元通常称为正被“擦除”。

快闪存储器单元还可表示两种以上编程状态中的一者，例如表示两个以上二进制数 位(例如，1111、0111、0011、1011、1001、0001、0101、1101、1100、0100、0000、 1000、1010、0010、0110和1110)。此类单元可称为多状态存储器单元、多数位单元或 多电平单元(MLC)。MLC可允许制造较高密度的存储器而不增加存储器单元的数目， 因为每一单元可表示一个以上二进制数位(例如，一个以上位)。MLC在一些实施例中 每一者可表示两个以上编程状态之一(例如，能够表示四个数位的单元可处于16个编 程状态中)。对于某些MLC，所述16个编程状态之一可以是擦除状态，而其它状态是编 程状态。

发明内容

无

附图说明

图1是根据本发明一个或一个以上实施例的非易失性存储器阵列的一部分的示意 图。

图2是具有根据本发明一个或一个以上实施例操作的至少一个存储器装置的电子系 统的功能框图。

图3是根据本发明一个或一个以上实施例的存储器装置的功能框图。

图4展示根据本发明一个或一个以上实施例的与操作存储器单元相关联的时序波 形。

图5A是根据本发明一个或一个以上实施例的说明组织成5个循环的地址数据布置 的表。

图5B是根据本发明一个或一个以上实施例的说明组织成6个循环的地址数据布置 的表。