[发明专利]半导体装置及其形成方法

说明书

技术领域

本发明涉及一种半导体装置及其形成方法，特别是涉及一种形成在半导体装置中的一种接触结构的半导体装置及其形成方法。 

背景技术

在今日发展快速的半导体制造业中，形成半导体装置的集成电路芯片包含有许多的传导结构(Conductive Structures)，例如内联机(Interconnect Lines)、接触窗(Contacts)、以及介层窗(Vias)。半导体装置的表现是取决于装置的速度，且增加装置的速度并加强装置的表现的努力一直积极而持续的进行着。装置的速度是直接与接触窗及介层窗成比例，且高度取决于接触窗及介层窗，其中接触窗及介层窗统称为接触结构(ContactSt ructures)，且形成在内连结构与各种半导体组件及结构之间。因此，已试着利用各种材料及其组合来提供低电阻的接触结构，以及低电阻的内连结构。此外，随着科技的进步，装置特征变得越来越小，开口的深宽比变得更高，且其中接触窗、介层窗、及其它传导结构是形成在开口之中。此状况使得用传统技术以无缝隙法(Void-Free Manner)完全填充接触窗或介层窗开口，进而产生一合适的低的接触窗电阻或介层窗电阻为更困难。半导体装置的可靠度亦变得更为关键，且可靠度可能因为不良接触(Poor Contact)，例如高接触电阻，而降低或受到影响。 

一般用来作为金属层与另一半导体装置间的接触窗，或作为金属层间的介层窗的传统结构是为一钨插塞(Tungsten Plug)搭配一或多个阻障层及其它的层。传统的接触结构一般的形成是藉由产生开口部在介电层中，接着形成物理气相沉积(Physical Vapor Deposition；PVD)阻障层，搭配额外的黏合层(Glue Layer)，其中黏合层是在以化学气相沉积钨层(CVDTungsten)，例如以化学气相沉积制程形成钨层，填入前述开口部前先行衬设在开口部中。阻障层是广泛地使用在半导体装置制程中。阻障层是用于金属材料间作接触接合，以防止金属材料间的尖峰(Spiking)现象。当单一或双重镶嵌(Damascene)接触窗及介层窗结构的深宽比增加时，利用传统的物理气相沉积以及化学气相沉积方法来获得良好的阶梯覆盖StepCoverage)效果变得更加的困难。不良的阶梯覆盖效果产生缝隙，因而增加接触结构的电阻率Resistivity)且降低装置的性能。此外，当接触窗尺寸继续缩小时，钨接触窗的电阻率急遽地增加，使得半导体装置处理速度变  慢且因此降低其表现。因此，已经有考虑在接触窗及介层窗结构中使用铜来代替钨，但是传统上在铜开始沉积之前，铜需先形成物理气相沉积阻障层，接着在开口部中形成晶种层(Seed Layer)。如上所述，利用物理气相沉积制程形成阻障层的缺点包括不良的阶梯覆盖效果，以及伴随而至的增加的电阻值，与降低的可靠度。 

因此需要制造一种具有低电阻及高可靠度的传导结构，例如接触窗、介层窗、及传导线(Conductive Lines)，且传导结构需能够适用于今日半导体制造工业减缩的几何尺寸及高深宽比。 

由此可见，上述现有的半导体装置在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型结构的半导体装置及其形成方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。 

有鉴于上述现有的半导体装置存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新型结构的半导体装置及其形成方法，能够改进一般现有的半导体装置，使其更具有实用性。经过不断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。 

发明内容

本发明的主要目的在于，克服现有的半导体装置及其形成方法存在的缺陷，而提供一种新型的半导体装置的形成方法，所要解决的技术问题是使其利用原子层沉积(Atomic Layer Deposition；ALD)方法形成原子层沉积层，并搭配锰基阻障层与铜，以在介电层开口部中形成传导结构，藉此减少阶梯覆盖效果不佳所造成的电阻值增加及可靠度降低等负面效应，非常适于实用。