[发明专利]闪存的流水线读取方法及系统

说明书

技术领域

本发明涉及闪速存储器(Flash Memory，简称“闪存”)技术领域，更具 体地说，涉及一种闪存的流水线读取方法及系统。

背景技术

闪存读取数据的时间由闪存内部读取数据时间及闪存将数据输出至输入 输出(Input/Output，简称“I/O”)总线上的时间组成。

支持扩展数据输出(Extended Data Out，简称“EDO”)模式的闪存，数 据的传输时间等于闪存驱动一个数据到总线上的时间乘以数据的个数，因为 总线位宽有限，数据从闪存的缓冲区中传输到控制器中的时间较长。在闪存 内部读取时间一定的情况下，减小数据的传输时间能够极大地缩短读取闪存 数据的时间。如图1所示，根据现有的流水线读取技术，在数据传输之前，闪 存根据控制器发送的读取命令将数据从存储阵列读取到缓冲器单元。在数据 传输阶段，控制器按如下的步骤读取闪存：在步骤S101中，控制器向闪存发 出第m个读脉冲；在步骤S102中，根据读脉冲的周期(tRC)，经过tREA的时 间，闪存把第m个数据从缓冲器驱动到I/O总线上；在步骤S103中，在一个读 脉冲周期(tRC)的时间点上把数据从总线I/O上锁存到先进先出单元(First Input First Output，简称“FIFO”)当中。在步骤S104中，控制器在tRC的时 间点上发送下一个读脉冲至闪存。重复此步骤，直至所需要的数据都读取完 毕。在该方案中，若要读取到正确数据，必须tRC>tREA，即读脉冲的发送周 期必须大于数据被驱动到I/O总线上的时间，或者说，必须在前一个读脉冲的 数据被驱动到I/O总线上之后，才能发送下一读脉冲。这个条件限制了闪存的 读取速度。

因此提出一种新的闪存读取方法，提高闪存的读取速度。

发明内容

本发明的目的之一在于提供一种闪存的流水线读取方法，旨在解决现有 技术中闪存读取速度慢的问题。

为了实现发明目的，所述系统包括：

支持扩展数据输出模式、存储数据并将数据输出至输入输出总线的闪存， 及与所述闪存通过输入输出总线相连并进行数据交互的控制器，所述控制器 发送读脉冲至闪存，并锁存闪存输出至输入输出总线的数据。所述控制器在 闪存根据当前第m个读脉冲将数据输出至输入输出总线的时间内，连续地发送 第m+1，m+2，...，m+n个读脉冲至闪存，并在适当的时间点将对应的数据锁 存进来；

所述n≥1。

所述控制器包括：

寄存器单元，用于设置输出到闪存的读脉冲的波形，以及锁存闪存所输 出数据的时间点；

控制逻辑单元，将寄存器单元产生的读脉冲信号的波形发送至闪存，以 及控制先进先出单元锁存闪存输出的数据；

先进先出单元，用于锁存从闪存输出的数据。

所述寄存器单元包括：

寄存器A，设置输出到闪存的读脉冲信号的波形宽度；

寄存器B，设置读脉冲的周期；

寄存器C，设置锁存闪存所输出数据的时间点。

为了更好地实现发明目的，

所述寄存器B的值大于寄存器A的值，且小于寄存器C的值。

所述闪存包括：

存储阵列单元，存储数据并根据控制器的读取命令读取数据至缓冲器单 元；

缓冲器单元，将存储阵列单元读取的数据暂存，并根据控制器的读脉冲， 将数据输送至输入输出总线上。

为了更好地实现发明目的，所述方法包括：

步骤A.控制器发送当前第m个读脉冲至闪存；

步骤B.所述控制器在闪存根据控制器发送的当前第m个读脉冲并输出相 应的数据的时间内，连续发送后m+1，m+2，...，m+n个读脉冲至闪存；

步骤C.所述控制器在合适的时间点锁存闪存根据所述各个读脉冲所输出 的数据；

所述n≥1。

所述步骤A之前还包括：

设置读脉冲信号波形的宽度；

设置读脉冲的周期；

设置锁存闪存输出数据的时间点。

所述步骤C包括：

步骤C1.控制器锁存闪存根据当前第m个读脉冲所输出的数据；

步骤C2.控制器锁存闪存根据第m+1，m+2，...，m+n个读脉冲所输出的 数据。