[发明专利]半导体结构及其制造方法

说明书

技术领域

本发明一般涉及半导体结构，尤其涉及具有在顶部半导体层和掩 埋绝缘体层之间的扩散阻挡层的绝缘体上半导体(SOI)衬底及其制 造方法。

背景技术

绝缘体上半导体(SOI)器件在高性能半导体芯片中越来越多地 使用，用于块状(bulk)半导体器件的更高性能。SOI器件需要包括 掩埋绝缘体层的绝缘体上半导体(SOI)衬底，该掩埋绝缘体层提供 从下层操作衬底到顶部半导体层的电绝缘。

相对于块状衬底，SOI衬底提供以下益处，例如更低的寄生电容 和对闭锁的阻抗。关于寄生电容的降低，操作衬底通过掩埋绝缘体 层与顶部半导体层隔开，使得顶部半导体层和操作衬底中器件之间 的电容性耦合的距离显著。此外，掩埋绝缘体层的介电常数低于典 型半导体材料的介电常数。例如，氧化硅的介电常数为约3.9，而硅 的介电常数是11.8，砷化镓的介电常数是12.85。因此，掩埋氧化物 层上形成的半导体器件到掩埋绝缘体层下的SOI衬底的部分的寄生 电容性耦合显著减少，这使得SOI衬底上的半导体器件的功耗相对 于具有对应性能而在块状衬底上形成的半导体器件得到了减少。

此外，SOI器件对闭锁具有更大阻抗，因为半导体器件通过浅沟 槽绝缘和掩埋绝缘体层的组合被电隔离。换言之，SOI衬底中不存在 包括p-n-p型结或n-p-n型结的寄生双极晶体管。去除这样的寄生器 件提供了如下优点，相对于在块状衬底上形成的半导体器件，在SOI 衬底上形成的半导体器件具有闭锁阻抗。

图1A-图1C示出示范性现有技术半导体制造顺序。参照图1A， 示范性现有技术结构包括半导体衬底8，其包括连续半导体层9，其 包括诸如硅的半导体材料。参照图1B，连续半导体层9中注入氧以 在半导体衬底8内形成富氧层20。富氧层20包含高百分比的氧原子， 如以氧化硅的形式。富氧层20上的半导体衬底8的部分构成顶部半 导体层30，富氧层20下的半导体衬底的部分构成底部半导体层10。 参照图1C，半导体衬底8在约1300℃的高温进行退火，以将富氧层 20转变成包含氧化硅的掩埋绝缘体层22。

随着在每个技术时代中半导体器件尺寸减小以获得功耗减小的 增强性能，半导体器件的电特性变化倾向于增加。例如，跨越场效 应晶体管的沟道的栅电极的物理长度(称为“栅极长度”)的标准 偏差相对于栅极的物理长度的平均(或“平均栅极长度”)的比随 着平均栅极长度由于缩微的减少而增加，因为光刻工具和蚀刻工艺 的改进倾向于不足以以与物理尺寸的缩微相同的比率增强印刷和蚀 刻结构的物理特征的精度。此外，随着器件缩小，由随机过程确定 的一些器件特性，例如由离子注入工艺中掺杂离子的随机分布确定 的场效应晶体管的阈值电压，随着器件尺寸缩微而经受更大的变化。

为了得到集成电路的一致性能，半导体器件的电特性需要一致。 因此，电特性变化的可控方面需要更严格地控制。引起绝缘体上半 导体(SOI)衬底中器件特性变化的机制之一是掺杂剂(B，Ga，In， P，As，Sb等)随着时间的过去穿过SOI衬底中掩埋氧化物层穿过 隔离的扩散。掺杂剂的扩散可以纵向地或横向地穿过掩埋氧化物层 而发生。掺杂剂可以最后扩散到位于顶部半导体层中的半导体器件 中，造成器件特性的改变，该器件特性例如晶体管的阈值电压(Vt)。 对器件特性的另一负面影响是掺杂剂从源扩展区和漏扩展区以及深 源区和深漏区损失到掩埋绝缘体层中，这造成源电阻和/或漏电阻的 增加。