[发明专利]使用双图案形成的半导体装置的制造方法及掩模

权利要求书

1.一种使用双图案形成的半导体装置的制造方法，其特征在于，

设有:准备在所述双图案形成中使用的多个掩模的步骤；以及

用所述多个掩模进行所述双图案形成的步骤，

准备所述多个掩模的步骤包含:根据使用所述多个掩模中各掩模的曝光步骤的特性，并考虑布图图案的尺寸，将布图图案组分配到多个掩模上的步骤。

2.如权利要求1所述的半导体装置的制造方法，其特征在于，

在所述分配步骤中，以邻接的所述布图图案间的距离或所述布图图案的宽度大小为基准，将所述布图图案组分配到多个掩模上。

3.一种使用双图案形成的半导体装置的制造方法，其特征在于，

设有:准备在所述双图案形成中使用的多个掩模的步骤；以及

用所述多个掩模进行所述双图案形成的步骤，

准备所述多个掩模的步骤包含:根据使用由所述多个掩模形成的蚀刻掩模的蚀刻步骤的特性，并考虑布图图案的尺寸，将布图图案组分配到多个掩模上的步骤。

4.一种使用双图案形成的半导体装置的制造方法，其特征在于，

设有:准备在所述双图案形成中使用的多个掩模的步骤；以及

用所述多个掩模进行所述双图案形成的步骤，

在所述掩模的至少一个掩模上，在布图图案之外还形成辅助图案，

所述辅助图案在衬底上析像，并确定尺寸及位置，以在所述辅助图案析像后的步骤中消除经析像的所述辅助图案的痕迹。

5.一种用于权利要求4所述的半导体装置的制造方法的掩模。

6.一种使用双图案形成的半导体装置的制造方法，其特征在于，

设有:准备在所述双图案形成中使用的多个掩模的步骤；以及

用所述多个掩模进行所述双图案形成的步骤，

在所述掩模的至少一个掩模上，在布图图案之外还形成辅助图案，

所述辅助图案形成为在衬底上析像的大小，

在进行所述双图案形成的步骤中的第n次图案形成中确定尺寸及位置，以成为所述布图图案与在第n-k次图案形成中形成的所述辅助图案的痕迹相重叠的构造，其中n为2以上的整数，k为比n小的自然数。

7.一种使用双图案形成的半导体装置的制造方法，其特征在于，

设有:准备在所述双图案形成中使用的多个掩模的步骤；以及

用所述多个掩模进行所述双图案形成的步骤，

准备所述多个掩模的步骤包含:在布图图案组中分割制造精度相对低的布图图案的步骤；以及将经分割的所述布图图案分配到多个掩模上的步骤。

8.一种使用双图案形成的半导体装置的制造方法，其特征在于，

设有:准备在所述双图案形成中使用的多个掩模的步骤；以及

用所述多个掩模进行所述双图案形成的步骤，

准备所述多个掩模的步骤包含:将辅助图案形成在形成了制造精度要求相对高的布图图案的掩模上，以重叠在布图图案组中所述制造精度要求相对低的布图图案上的步骤。

9.一种使用双图案形成的半导体装置的制造方法，其特征在于，

设有:准备在所述双图案形成中使用的多个掩模的步骤；以及

用所述多个掩模进行所述双图案形成的步骤，

准备所述多个掩模的步骤包含:将配置在作为整体不可能制造的位置上的布图图案分割，以成为可能制造的边长的步骤。

10.一种使用双图案形成的半导体装置的制造方法，其特征在于，

设有:准备在所述双图案形成中使用的多个掩模的步骤；以及

用所述多个掩模进行所述双图案形成的步骤，

准备所述多个掩模的步骤包含:假定多个布图图案假想地连接，从而将布图图案组分配到多个掩模上的步骤。

11.一种使用双图案形成的半导体装置的制造方法，其特征在于，

设有:准备在所述双图案形成中使用的多个掩模的步骤；以及

用所述多个掩模进行所述双图案形成的步骤，

准备所述多个掩模的步骤包含分割布图图案的步骤，

分割所述布图图案的分割线的位置，根据邻接于所述布图图案的其它的布图图案的配置而设定。