[发明专利]用于为电源提供静电放电保护的方法和装置有效

专利信息
申请号: 200810213333.7 申请日: 2008-08-27
公开(公告)号: CN101378193A 公开(公告)日: 2009-03-04
发明(设计)人: S·佩里塞蒂 申请(专利权)人: 阿尔特拉公司
主分类号: H02H9/00 分类号: H02H9/00;H02H9/04
代理公司: 北京市金杜律师事务所 代理人: 王茂华;庞淑敏
地址: 美国加*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 用于 电源 提供 静电 放电 保护 方法 装置
【权利要求书】:

1.一种用于保护设备电源的静电放电(ESD)保护电路,包括:

主放电晶体管,其漏极耦合到被保护的电源的电源电压线,其源 极耦合至地;

控制电路,其响应于静电放电事件调制该主放电晶体管的体以产 生到地的电流放电通路,该控制电路包括接地晶体管,该接地晶体 管具有直接耦合到该被保护的电源的电源电压线的栅极、耦合到该 主放电晶体管的体的漏极和耦合到地的源极;以及

耦合到该主放电晶体管栅极的栅极接地元件。

2.如权利要求1所述的保护电路,其中该控制电路包括:

阈值电压(VT)降元件,其耦合至该电源电压线和该主放电晶 体管的体。

3.如权利要求2所述的保护电路,其中该接地晶体管在该设备 开启时提供了到地的通路。

4.如权利要求2所述的保护电路,其中该阈值电压降元件被配 置以使高于该设备电源电压的电压电平降低。

5.如权利要求2所述的保护电路,其中该阈值电压降元件包括 串联连接的一个或多个二极管。

6.如权利要求2所述的保护电路,其中该阈值电压降元件包括 串联连接的一个或多个PMOS晶体管。

7.如权利要求1所述的保护电路,其中该主放电晶体管是NMOS 晶体管。

8.如权利要求2所述的保护电路,其中该接地晶体管是NMOS 晶体管。

9.如权利要求1所述的保护电路,其中该栅极接地元件包括到 地的连接。

10.如权利要求1所述的保护电路,其中该栅极接地元件包括 NMOS晶体管。

11.一种用于向设备的电源提供静电放电(ESD)保护的方法, 包括:

响应于静电放电事件,调制主放电晶体管的体以便创建从被保护 的电源的电源电压线到地的通路;以及

在设备的正常操作期间,通过激活接地晶体管将该体处的电压维 持在零,该接地晶体管具有直接耦合到该被保护的电源的电源电压 线的栅极、耦合到该主放电晶体管的体的漏极和耦合到地的源极。

12.如权利要求11所述的方法,其中调制该体包括:将来自该 电源电压线的经过阈值电压降元件的电压传递到该体。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于阿尔特拉公司,未经阿尔特拉公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/200810213333.7/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top