[发明专利]绝缘配线基板及其制造方法和使用了该基板的半导体封装无效
申请号: | 200810215242.7 | 申请日: | 2008-09-22 |
公开(公告)号: | CN101399249A | 公开(公告)日: | 2009-04-01 |
发明(设计)人: | 龙见和亮;曾田义树 | 申请(专利权)人: | 夏普株式会社 |
主分类号: | H01L23/498 | 分类号: | H01L23/498;H01L21/48 |
代理公司: | 中国专利代理(香港)有限公司 | 代理人: | 李 娜;王忠忠 |
地址: | 日本大阪*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 绝缘 配线基板 及其 制造 方法 使用 半导体 封装 | ||
1.一种绝缘配线基板(8),其两面形成有导体层,并且,其中一面具有用于搭载半导体芯片(1)的半导体芯片搭载区域(2),其特征在于:
上述两面被阻焊层(25)覆盖,并且,
在半导体芯片搭载区域(2)中至少有一个导通孔(4)贯通上述绝缘配线基板(8);上述绝缘配线基板(8)的除上述至少一个导通孔(4)部分之外的部分被阻焊层(25)覆盖,其中,该导通孔(4)用于导通上述两面的导体层。
2.根据权利要求1所述的绝缘配线基板(8),其特征在于:
至少形成有两个贯通上述绝缘配线基板(8)的导通孔(4);
按照预定幅宽除去上述至少两个贯通的导通孔(4)之间的阻焊层(25)。
3.一种半导体封装,其特征在于,
包括:绝缘配线基板(8),其两面形成有导体层,其中一面具有用于搭载半导体芯片(1)的半导体芯片搭载区域(2),形成有导通上述两面的导体层的导通孔(4),并且,在半导体芯片搭载区域(2)的导通孔(4)中至少有一个导通孔(4)贯通上述绝缘配线基板(8);以及半导体芯片(1),被搭载于上述绝缘配线基板(8)的半导体芯片搭载区域(2),
上述半导体芯片(1)被树脂密封。
4.一种半导体封装,其特征在于,
包括:权利要求1或2所述的绝缘配线基板(8);以及半导体芯片(1),被搭载于上述绝缘配线基板(8)的半导体芯片搭载区域(2),
上述半导体芯片(1)被树脂密封。
5.一种绝缘配线基板(8)的制造方法,其中,该绝缘配线基板(8)的两面形成有导体层,其中一面具有用于搭载半导体芯片(1)的半导体芯片搭载区域(2),其特征在于,包括:
形成导通孔(4)的步骤,其中,该导通孔(4)导通上述两面的导体层;
在上述绝缘配线基板(8)的两面涂敷阻焊层(25)的步骤,其中,上述绝缘配线基板(8)形成有上述导通孔(4);以及
在上述半导体芯片搭载区域(2)中,至少除去一个上述导通孔(4)部分的上述阻焊层(25)的步骤。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于夏普株式会社,未经夏普株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/200810215242.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:对多芯片封装进行扩展、升级、或修理的方法及结构
- 下一篇:电力半导体模块