[发明专利]能够校正扭曲占空比的延迟锁相环时钟信号产生电路

权利要求书

1.一种延迟锁相环时钟信号产生电路，包括：

占空比校正缓冲器，用于接收第一时钟信号和第二时钟信号，响应于 所述第一时钟信号和所述第二时钟信号产生第一内部时钟信号，并且响应 于所述第一时钟信号和所述第二时钟信号产生第二内部时钟信号，并且根 据基于所述第一内部时钟信号的占空比所产生的参考信号来校正第一和 第二内部时钟信号的占空比；以及

边缘触发单元，其与所述占空比校正缓冲器耦接，所述边缘触发单元 用于产生延迟锁相环时钟信号，所述延迟锁相环时钟信号在第一内部时钟 信号有效时转换到第一电平，并在第二内部时钟信号有效时转换到第二电 平。

2.根据权利要求1所述的延迟锁相环时钟信号产生电路，其中，所 述占空比校正缓冲器包括：

占空比校正单元，用于接收所述第一内部时钟信号，并响应于占空比 校正使能信号输出第一和第二参考信号作为所述参考信号；以及

时钟缓冲器，其与所述占空比校正单元耦接，所述时钟缓冲器用于缓 冲所述第一和第二时钟信号，并产生具有根据所述第一和第二参考信号获 得的占空比的第一和第二内部时钟信号。

3.根据权利要求1所述的延迟锁相环时钟信号产生电路，其中，所 述边缘触发单元还用于基于第一内部时钟信号上升时间与第二内部时钟 信号上升时间之间的相位差来控制所述延迟锁相环时钟信号的占空比。

4.根据权利要求1所述的延迟锁相环时钟信号产生电路，其中，所 述边缘触发单元还用于基于第一内部时钟信号下降时间与第二内部时钟 信号下降时间之间的相位差来控制所述延迟锁相环时钟信号的占空比。

5.根据权利要求1所述的延迟锁相环时钟信号产生电路，其中，所 述边缘触发单元还用于在所述第一内部时钟信号转换到有效电平后的预 定时间将所述延迟锁相环时钟信号的电平转换到第一电平，并在所述第二 内部时钟信号转换到有效电平后的预定时间将所述延迟锁相环时钟信号 转换到第二电平。

6.根据权利要求1所述的延迟锁相环时钟信号产生电路，其中，所 述边缘触发单元包括：

上拉单元，用于根据所述第一内部时钟信号对第一节点执行上拉操 作，所述第一节点是连接所述上拉单元、下拉单元以及锁定单元的节点；

下拉单元，用于根据所述第二内部时钟信号对所述第一节点执行下拉 操作；以及

锁定单元，用于锁定第一节点上的信号并输出所述延迟锁相环时钟信 号。

7.根据权利要求6所述的延迟锁相环时钟信号产生电路，其中，所 述上拉单元用于在所述第一内部时钟信号转换到有效电平后的预定时间 对所述第一节点执行上拉操作。

8.根据权利要求7所述的延迟锁相环时钟信号产生电路，其中，所 述下拉单元用于在所述第二内部时钟信号转换到有效电平后的预定时间 对所述第一节点执行下拉操作。

9.根据权利要求6所述的延迟锁相环时钟信号产生电路，其中，所 述锁定单元用于在低功耗模式信号有效时关闭所述延迟锁相环时钟信号， 并在所述低功耗模式信号无效时保持第一节点上的电压电平。

10.根据权利要求2所述的延迟锁相环时钟信号产生电路，其中，所 述时钟缓冲器包括：

第一时钟缓冲器，用于根据所述第一和第二参考信号，通过接收所述 第一和第二时钟信号来校正所述第一内部时钟信号的占空比；以及

第二时钟缓冲器，用于根据所述第一和第二参考信号，通过接收所述 第一和第二时钟信号来校正所述第二内部时钟信号的占空比。

11.根据权利要求10所述的延迟锁相环时钟信号产生电路，其中， 所述第一时钟缓冲器还用于输出所述第一内部时钟信号，所述第二时钟缓 冲器还用于输出所述第二内部时钟信号，且所述第一和第二内部时钟信号 之间的相位差与所述第一和第二时钟信号之间的相同。